基于DSP和FPGA的直接频率合成器的实现.pdfVIP

全固第：嚣主耆篓案警理联合擘术锹论媳 2，7 6．6基于DSP和FPGA的直接频率合成器的实现 蔡静 北京航空航天大学微波暗室 自々应用方法．给出了最终的测试结果．谊数字频率合成器通过编程可方便地实现单点频．线性调频和调相功 能。经过实际应用达到了比较满意的效果． 关键词：DSP现场可缡程逻辑门阵列(FPGA)直接数字频率合成技术AD9858； —1L——h 一、刖舌 直接效‘，频率合成(DirectDigitalFrequency 术．一iI川于传统的频半合成方法，它小足通过对频率的运算，lfIf足通过对栩位的运算进行频牢合成的．DDS 柏iT作频牢范n爿、频率转换速度、蜉位连续件、币交输小，高分辨力及易集成化等方面．已经超过．r传统频 率合成技术的水、r。扶得，广泛的娩用． 二、DDS芯片AD9858 较广的一款。幽I足AD9858的摧本鹳构和功能框Ij61． AD9858柏：l 时钟频率低，使得直接输…频率．I：陵铰低，实际T作频带较尔的缺陷，能够满足宽带微波竹廿产生的需求． (CP)，如果和镄相五F(PLL)结合，能产生频率更高的信’I}．这些特性使AD9858得到广泛的应用． K 信号输出 l豳 凋 ；囱 圆“ ■ 圈l AD9858的基本结构和功能框图 三、系统结构及基本工作原理 本文中，所设计的直接频率合成器的功能是在1GHz的时钟频牢下产生所需频点的信号．整个系统主要 和滤波部分．图2是系统硬件结构框图． 系统上电后，用户通过PC机提供的人机界面完成合成频率设置．DSP通过串口通信获得设置信息并完 产生所需频率的信号． 238 6．DSP技术的开发应用 i时钟| T HPLL ■ ， 回t自-{．鱼墨1吨D…DS～j叫挚波登l卜 嗍2系统艇件绱构嘲 序存储器中．本系统采用_r 对DDS进仃操作． FPGA芯采用了ALTERA公id生产的ACEX 程u，内冒锁相环，禽．自．2880个逻辑单冗和40Mbit的RAM．町用的通用I／0U最多达249个．可以作为 DSP的扩艘∞Ⅱ． 字F1W，使之输ifl所需频率信吁． 时钟信号。其硬件结构框幽如图3所永． 其中。 50MHz。鉴相频率为5MHz，对应鉴拥滤波器是一截止频点为20KHz的低通滤波器． 一 ’ 参考时1…ADF…436+0]输甩． L．．．．．．．．—．。．J ● } 整祝 l 1．豳 四、测试结果 ．105dac．／Hz@10KHz．DDS的摄终输“l如图5所示，为1 -70dBc．相位噪声低于．1 15dBc／Hz@10KHz． n斜*挑*弧 删!i篙：i≯4 ：。 五、结束语 外接|胜频带的IU踌．具响较小的系统fI积