微机接口精品课件：2015第二章 8086体系结构.pptVIP

8086最小模式系统结构 当MN/MX接低电平时，系统工作于最大模式，即多处理器方式。 最大模式需要协调主处理器和协处理器的工作。控制信号不能直接从8086/8088 CPU引脚得到，需要外加8288总线控制器，通过它对CPU发出的控制信号(S0,S1,S2)进行变换和组合，以得到系统的控制信号。 总线仲裁器8289确保优先级高的处理器优先使用总线。 8086最大模式系统结构 总线周期的概念 8086CPU在与存储器或I/O端口交换数据时需要启动一个总线周期。按照数据的传送方向来分，总线周期可分为“读”总线周期（CPU从存储器或I/O端口读取数据）和“写”总线周期（CPU将数据写入存储器或I/O端口）。 2.3 8086 CPU内部时序 8086/8088CPU基本的总线周期由4个时钟周期组成，时钟周期是CPU的基本时间计量单位，由CPU主频决定。一个时钟周期又称为一个T状态，因此基本总线周期用T1、T2、T3、T4表示。 8086/8088基本总线周期 　　1）总线读周期 　　当8086 CPU进行存储器或I/O端口读操作时，总线进入读周期。基本的读周期由4个时钟周期组成：T1、T2、T3和T4。CPU在T3到T4之间从总线上接收数据。当所选中的存储器和外设的存取速度较慢时，则将在T3和T4之间插入1个或几个等待周期TW。 1.最小模式下8086 CPU的/写总线周期 读周期的时序 8086 　(1)? T1状态：为了从存储器或I/O端口读出数据，首先要用M/IO信号指出CPU是要从内存还是从I/O端口读，所以M/IO信号在T1状态成为有效。M/IO信号的有效电平一直保持到整个总线周期的结束，即T4状态。 　为指出CPU要读取的存储单元或I/O端口的地址，8086的20位地址信号通过多路复用总线A19/S6～A16/S3和AD15～AD0输出，送到存储器或I/O端口。 　地址信息必须被锁存起来，这样才能在总线周期的其他状态往这些引脚上传输数据和状态信息。为了实现对地址的锁存，CPU便在T1状态从ALE引脚上输出一个正脉冲作为地 　　址锁存信号。在ALE的下降沿到来之前，M/IO信号、地址信号均已有效。锁存器8282正是用ALE的下降沿对地址进行锁存的。 　BHE信号也通过BHE/S7引脚送出，它用来表示高8位数据总线上的信息可以使用。 　　此外，当系统中接有数据总线收发器时，要用到DT/R和DEN作为控制信号。前者作为对数据传输方向的控制，后者实现数据的选通。为此，在T1状态DT/R输出低电平，表示本总线周期为读周期，即让数据总线收发器接收数据。 　(2) ?T2状态：地址信号消失，AD15～AD0进入高阻状态，为读入数据做准备；而A19/S6～A16/S3和BHE/S7输出状态信息S7～S3。 　此时，DEN信号变为低电平，从而在系统中接有总线收发器时，获得数据允许信号。 　　CPU在RD引脚上输出读有效信号，送到系统中所有存储器和I/O接口芯片，但是，只有被地址信号选中的存储单元或I/O端口，才会被RD信号从中读出数据，从而将数据送到系统数据总线上。 　　(3) ?T3状态：在T3状态前沿(下降沿处)，CPU对引脚READY进行采样，如果READY信号为高，则CPU在T3状态后沿(上升沿处)通过AD15～AD0获取数据；如果READY信号为低，将插入等待状态Tw，直到READY信号变为高电平。 　(4) Tw状态：当系统中所用的存储器或外设的工作速度较慢，从而不能用最基本的总线周期完成读操作时，系统中就要用一个电路来产生READY信号。低电平的READY信号必须在T3状态启动之前向CPU发出，则CPU将会在T3状态和T4状态之间插入若干个等待状态Tw，直到READY信号变高。在最后一个等待状态Tw的后沿(上升沿)处，CPU通过AD15～AD0获取数据。 　　(5) ?T4状态：CPU使RD信号变为高电平，于是，存储器模块上的总线驱动器又处于高阻状态，从而让出总线。 　 　　2）总线写周期 　总线写操作就是指CPU向存储器或I/O端口写入数据。 　总线写操作时序与总线读操作时序基本相同，不同之处： 　(1) 对存储器或I/O端口操作的选通信号不同。总线读操作中，选通信号是RD，而总线写操作中是WR。 　(2) 在T4状态中，AD15～AD0上地址信号消失后，AD15～AD0的状态不同。总线读操作中，此时AD15～AD0进入高阻状态，并在随后的状态中保持为输入方向；而在总线写操作中，此时CPU立即通过AD15～AD0输出数据，并一直保持到T4状态中。 写周期的时序 8086 出 　　3）中断响应操作时序 　　当8086 CPU的INTR引脚上有一有效电平(高电平)，且标志