计算机系统结构第三章 存储系统.pptVIP

2003.3.1 计算机系统结构 第三章 存储系统（P130） Processor Only Thus Far in Course: CPU cost/performance, Pipelined Execution CPU-DRAM Gap 1980: no cache in μproc; 1995 2-level cache on chip(1989 first Intel μproc with a cache on chip) 3.1 并行存储器（P136） 并行存储器技术可以提高主存系统的整体等效速度，实际应用中，常将它与存储层次技术组合使用，可以互为补充，获得很高的性能。 并行存储器技术的基本思想是用多个独立的存储部件组成主存系统，让它们并行工作，在一个存储周期内可以访问到多个数据，从而实现较高的存取流量。 并行存储器包括多种类型，我们介绍提高访问容量的高位交叉访问存储器和提高访问速度效果最显著的低位交叉访问这两种。 低位交叉访问并行存储器的结构： 主存地址与结构参数的换算（P139）： 低位交叉访问并行存储器的加速机理： 计算平均加速倍数（P141）： 例题：P203，题5 3.2 存储层次原理及性能指标 3.2.2 存储层次的性能指标（P132-P134） (3) 速度：表现访问速度的参数很多，包括访问周期、存取周期， 存取时间等，访问周期与命中率有关。 访问效率：这是一个相对值，便于不同系统之间的比较。 H’的推导： 对 H’ 公式的理解 加速比（P193） 增加中间层对e的影响 解： 存储层次的管理方式(P147) 3.3 地址映象与变换(P174) 相联目录表技术 4种常见的地址映象方式 全相联的地址映象方式与地址变换原理示意图(a)(b) 全相联的地址映象方式与地址变换原理示意图(c) 3.3.2 直接相联(P176) 直接相联的地址映象方式与地址变换原理 3.3.3 组相联(P178) 组相联的地址映象方式与地址变换原理(a)(b) 组相联的地址映象方式与地址变换原理(c) 3.3.4 段相联(P184) 段相联的地址映象方式与地址变换原理(a)(b) 段相联的地址映象方式与地址变换原理(c) 多用户虚地址格式 3.4 替换算法(P164) 3.4.1 几种常用的替换算法(P164) 从LFU到LRU的近似 算法模拟：实存状况图（P166图3.32） LRU与OPT的对称性 3.4.2 堆栈型替换算法(P166) 实例：堆栈模拟图 3.6 虚拟存储器与Cache的特点(P146，P172) 工作流程 Cache的写操作 1. 全写法，亦称写直达法(WT法——Write through)： 在对Cache进行写操作的同时，也对主存该内容进行写。 Cache的实用举例 1. Cache的分体 2.Cache的分级 本章小结 第三章补充练习 程序1“堆栈模拟图” 程序2“堆栈模拟图” 将两图结果综合，得到4个分配方案的命中率情况表如下 研究堆栈型替换算法的性质，一方面可以设计优化的操作系统算法（例如P167倒数第3行的PFF法），另一方面也可推导出一些分析工具，例如“堆栈模拟法”。 堆栈模拟图可以通过一次作图，描述同一地址流在各种实存分区容量下的命中情况。 例3.4 3.5 提高命中率的方法 影响命中率的主要因素： (1) 程序在执行过程中的页地址流分布情况。 (2) 所采用的页面替换算法。 (3) 页面大小。 (4) 存储器的容量 (5) 所采用的页面调度方法。 以下，对后三个因素进行分析。 1. 页面大小与命中率的关系 页面大小为某个值时，命中率达到最。 解释：假设At和At+1是相邻两次访问主存储器的逻辑地址，d=|At - At+1|。 如果dSp，随着Sp的增大，At和At+1在同一页面的可能性增加，即Ｈ随着Sp的增大而提高。 如果dSp，At和At+1一定不在同一个页面内。随着Sp的增大，主存的页面数减少，页面的替换将更加频繁。Ｈ随着Sp的增大而降低。当Sp比较小的时 1 命 2S 中 率 S H 页面大小SP 页面大小与主存命中率的关系 候，前一种情况是主要的，Ｈ随着Sp的增大而提高。当Sp