MCS-51系列单片机原理及接口技术第2版邹振春第二章节MCS-51单片机的硬件结构.pptVIP

第二章 MCS-51单片机的硬件结构 内部结构 性能特点 引脚功能描述 存储器配置 振荡器、时钟电路和CPU时序 I/O端口 2.1 MCS-51单片机的内部结构 MCS-51系列单片机包含51子系列及52子系列性能价格比比较好。 MCS-51单片机的基本结构（8051） MCS-51单片机的基本结构（8031） MCS-51单片机的基本结构（8751） 52子系列相对于51子系列而言，内部RAM为256B，并增加了一个定时/计数器2。 1.中央处理单元 包含运算器和控制器，运算器进行算术运算和逻辑运算，能对BCD数据进行处理，还具有对RAM或I/O的某位进行测试、置位或复位的功能，即位操作功能。 1.中央处理单元 1.中央处理单元 2.只读存储器 ⒋ 并行输入/输出口(32条) ⒍ 定时/计数器 2.6.4 P3口 ⒈ 结构 控制部分是一个与非门，与非门的一端接D触发器的Q端，输入通道有两个缓冲器。P3口是双功能口。 ⒉ 工作情况分析 ⑴ P3口作通用I/O口时，工作原理与P1、P2类似，是准双向口；选择输出功能端应保持高电平，使与非门对锁存器Q端畅通； ⑵ P3口工作于第二功能时，则该位的锁存器应置1，使与非门对选择输出功能端畅通； ⑶ P3口作输入口时，输出锁存器和选择输出功能端都应置1； ⑷ 第二功能的专用输入信号取自输入通道的第一个缓冲器输出端，通用输入信号取自读引脚。 2.6.5 各端口的一般使用方法 P0口：地址低八位与数据线分时使用口； P1口：按位可编址的输入输出口； P2口：地址高八位输出口； P3口：双功能口。若不用第二功能，可作通用I/O口。 按三总线划分，则有： 地址线：P0、P2口分别输出地址的低八位和高八位； 数据线：P0口输入八位数据； 控制线：P3口的八位加上PSEN、ALE共同完成。 2.6.6 利用端口组成8031最小系统 由于只加EPROM 2716作为程序存储器，所以剩余的P1口和P3口均可作为I/O口使用。 地址锁存信号ALE用来把P0口地址低8位打入外部地址锁存器74LS373锁存。 ALE信号在每一个机器周期中两次有效，在ALE由高变低时，有效地址PCL出现在P0总线上，低8位地址锁存器应在此时把地址锁存起来。 同时PSEN也是每个机器周期两次有效，用于选通外部程序存储器，使指令送到P0总线上，由CPU取入。 ALE信号利用其有高变低的下降沿对出现在P0口上的地址低8位进行锁存，而在其低电平(ALE无效)期间读进数据，这就实现了P0口地址/数据的分时传送。 程序存储器允许信号PSEN只在访问外部程序存储器时产生。 PSEN信号连接在EPROM的输出允许端OE上。 8031单片机扩充外部数据存储器和I/O口时，提供了专门的读写信号RD和WR，在同一周期的S5状态，ALE利用其下跳沿锁存P0总线上出现的地址低8位(有DPTR低8位或R0、R1间接提供的地址低8位值)，而P2口上将出现地址高8位值(DPTR的高8位或P2锁存器内容)。 对外部数据存储器操作期间，在同一机器周期的S6状态将不再出现PSEN，有效信号，下一个机器周期的第一个ALE也不再出现。 ⑶ 访问外部程序存储器的信息传送通路 地址码由P0、P2口传送；控制信号由PSEN(读选通)接EPROM的 OE；数据信息由P0口接收。 2.4.3 内部数据存储器（内部RAM ） 51系列单片机的内部数据存储器在空间上分为两个区：00H～7FH单元组成的低128字节的内部数据RAM块以及80H～0FFH单元128字节的SFR块。 寻址范围：00H～7FH。 作用：作数据缓冲器用。 ⑴ 00H～1FH共32个单元作工作寄存器用，分为4个区，每个区8个单元，由PSW中的RS1、RS0确定当前工作区。 特征： PSW3、PSW4的含义 18H～1FH 3组(BANK3) 1 1 10H～17H 2组(BANK2) 1 0 08H～0FH 1组(BANK1) 0 1 00H～07H 0组(BANK0) 0 0 R0～R7所占单元的地址 寄存器区 RS1 RS0 ⑵ 20H～2FH为位寻址区，作为布尔处理机存储空间的一部分。 ⑶ 可在内部数据存储器中开辟一个堆栈区，堆栈深度小于128个字节。 2.4.4 专用寄存器──特殊功能寄存器SFR(Special Function Register) 寻址空间：80H～FFH 80H～FFH中定义了21个特殊功能寄存器，占用26个字节地址空间。 特殊功能寄存器的地址分配 0A8H A8H～AFH 中断允许寄存器 *IE 0B8H B8H～BDH 中断优先级寄存器 *IP 0B0H B0H～B7H 口