第五章-集成电路工艺原理PPT.ppt

2 反应离子刻蚀时，硅片放在反应室内的功率电极上，且两个电极的面积不等； 平板型反应离子刻蚀系统俯视和侧面图 六角型反应离子刻蚀系统俯视和侧面图 等离子体刻蚀时反应室的压力在13－133Pa；反应离子刻蚀时反应室的压力在0.13－13Pa； 反应离子刻蚀系统的特点： 产生的等离子体的平均自由程大大提高； 增大了从等离子体到功率电极(阴极)的电压差和离子撞击能量； —— 提高了刻蚀速率，获得了各向异性刻蚀的功能，成为一种同时具备有高选择性和各向异性刻蚀双重优点的刻蚀技术 Semiconductor VLSI Process Principle 集成电路工艺原理 * 集成电路工艺原理 复旦大学微电子研究院 2004.8 於伟峰 第九章 刻蚀(Etching) §9.1 VLSI对图形转移的要求 §9.2 湿法腐蚀技术 §9.3 干法刻蚀技术 刻蚀的主要内容：以化学反应或物理作用的方法把经曝光、显影后光刻胶图形中下层材料的裸露部分去掉，即在下层材料上重现与光刻胶相同的图形； 与刻蚀性能相关的几个品质因素 刻蚀速率R(etch rate) 单位时间刻蚀的薄膜厚度。对生产效率有较大影响 刻蚀均匀性(etch uniformity) 一个硅片之内或多个硅片之间的均匀性，用刻蚀速率变化的百分比来度量 选择性S(Selectivity) 不同材料之间的刻蚀速率的比例 各向异性度A(Anisotropy) 刻蚀的方向性A=0, 各向同性；A=1, 各向异性 钻蚀(Undercut) 掩膜之下的侧向腐蚀 图形转移的保真度主要取决于刻蚀的选择性和方向性 刻蚀在横向(lateral)和纵向(Vertical)同时发生; 会出现光刻图形的钻蚀(erode); 刻蚀剂会腐蚀衬底从而改变衬底形貌; Actual etch profiles. A.Lateral etching under mask. B. Rounded photoresist which is further eroded during etching, leading to even more lateral etching. B also illustrates etch selectivity. 方向性 选择性 §9.1 VLSI对图形转移的要求 1 图形转移的保真度 A 定义：A＝V1/Vv 式中，Vl为横向腐蚀速率；Vv为纵向腐蚀速率。 刻蚀转移图形的三种常见情况 若用刻蚀层深度h和侧向展宽|df－dm|代入，则 |df－dm|＝0，则 A＝0表示图形转移中失真畸变最少，即各向异性刻蚀； |df－dm|＝2h，则A＝1表示图形失真情况严重，即各向同性刻蚀； 通常1A0；因此，各向异性是图形转移过程中保真度的反映 (a) 各向异性腐蚀的极端情况，无横向腐蚀； (b)各向同性腐蚀时，垂直腐蚀和横向腐蚀相等，腐蚀图形的边缘形状为1/4圆弧； 一般是介于(a)和(b)之间； 2 刻蚀的选择比(Selectivity) 式中，Rf 为对薄膜(film)的刻蚀速率；Rm为对掩膜或衬底的刻蚀速率。 一般要求Sfm在25-50之间比较合理； S值的大小和工艺参数相关： 湿法刻蚀过程：与腐蚀剂成份、浓度、温度等 有关； 干法刻蚀过程：与等离子体参数、等离子体化学、气压、气体流量等有关； 硅片上生长薄膜厚度的不均匀和各个部位刻蚀速率的不均匀会导致刻蚀图形转移的不均匀性； 若片上薄膜最厚处厚度为h(1+δ);最薄处为h(1－δ)；片上最大刻蚀速率为v(1+ξ);最小刻蚀速率为v(1－ξ)；则有， 可见，对硅片的刻蚀会存在(tM－tm)的时间差，即以tm为刻蚀时间，则膜厚部位未刻蚀尽，延长刻蚀时间则造成膜薄部位过刻蚀，影响其图形转移精度； 3 刻蚀的均匀性 过腐蚀 overetch ? 有些情况需过腐蚀，弥补薄膜的不均匀性； 为了去除台阶边的残余材料也需过腐蚀 如超过Ws=Wr这一点还继续进行腐蚀，就出现过腐蚀； 一般情况，都要求过腐蚀，以保证所有窗口干净； ULSI对腐蚀的要求 得到满意的剖面(desired profile); 最小的过腐蚀(undercut) 或偏差 (bias); 选择性好（Selectivity); 均匀性好，可重复性好 (Uniform and reproducible); 对表面和电路损伤最小(Minimal damage to surface and circuit); 干净、安全、经济 (Clean, economical, and safe); §9.2 湿法腐蚀 湿法又称为湿化学的腐蚀方法； 一 湿法腐蚀的工艺过程 1，腐蚀液流至硅片表面； 2，腐蚀液与裸露的膜发生化学