微处理器第7章ARM编程模型编.pptVIP

* 31个通用寄存器和6个状态寄存器，共37个寄存器。 * Q 位（27位）： 仅ARM 5TE/J架构支持 指示增强型DSP指令是否溢出 J 位（24位） 仅ARM 5TE/J架构支持 J = 1: 处理器处于Jazelle状态 * Thumb状态寄存器在Arm状态寄存器上的映射 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R0 堆栈指针 (R13) 连接寄存器 (R14) 程序计数器 (R15) 低寄存器 高寄存器 * 寄存器类别 寄存器在汇编中的名称 各模式下实际访问的寄存器 用户 系统 管理 中止 未定义 中断 快中断 通用寄存器和程序计数器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 状态寄存器 CPSR CPSR SPSR 无 SPSR_svc SPSR_abt SPSR_und SPSR_irq SPSR_fiq 程序状态寄存器CPSR 寄存器CPSR为程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR * N Z C V — — I M0 M1 M2 M3 M4 T F — . . . 31 30 29 28 27 26 8 7 6 5 4 3 2 1 0 程序状态寄存器 条件代码标志 保留 控制位 溢出标志 oVerflow 进位或借位扩展 Carry 零 Zero 负或小于 Negative IRQ禁止 Interrupt FIQ禁止 Fast 状态位 Thumb 模式位 Mode N Z C V I M0 M1 M2 M3 M4 T F CPSR寄存器的格式 每个异常模式还带有一个程序状态保存寄存器（SPSR),它用于保存在异常发生之前的CPSR。CPSR和SPSR通过特殊指令（MRS、MSR）进行访问。 * 程序状态寄存器 条件代码标志 大多数“数值处理指令”可以选择是否影响条件代码标志位。通常如果指令带S后缀，则该指令的执行会影响条件代码标志；但有一些指令的执行总是会影响条件代码标志 N、 Z、 C和V位都是条件代码标志。算术操作、逻辑操作、MSR或者LDM指令可以对这些位进行设置。所有ARM指令都可按条件来执行，而Thumb指令中只有分支指令可按条件执行。 * 程序状态寄存器 条件代码标志 N 运算结果的最高位反映在该标志位。对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0； Z 指令结果为0时Z=1（通常表示比较结果“相等”），否则Z=0； C 当进行加法运算(包括CMN指令)，并且最高位产生进位时C=1，否则C=0。当进行减法运算(包括CMP 指令)，并且最高位产生借位时C=0，否则C=1。对于结合移位操作的非加法/减法指令，C为从最高位最后移出的值，其它指令C通常不变； V 当进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V通常不变。 * 程序状态寄存器 控制位 CPSR的最低8位为控制位，当发生异常时，这些位被硬件改变。当处理器处于一个特权模式时，可用软件操作这些位 中断禁止位包括I和F位： 当I位置位时，IRQ中断被禁止； 当F位置位时，FIQ中断被禁止。 T位反映了正在操作的状态： 当T位为1时，处理器正在Thumb状态下运行； 当T位清零时，处理器正在ARM状态下运行 模式位包括M4、M3、M2、M1和M0，这些位决定处理器的操作模式 * M[4:0] 模式 可见的Thumb状态寄存器 可见的ARM状态寄存器 10000 用户 R0～R7,SP,LR,PC,CPSR R0～R14,PC, CPSR 10001 快中断 R0～R7,SP_fiq,LR_fiq,PC,CPSR, SPSR_fiq