开发工具MaxplusII使用24-38译码器实验模板.docVIP

下载本文档

8
0
约小于1千字
约 4页
2018-01-16 发布于河南
举报
版权申诉

开发工具MaxplusII使用24-38译码器实验模板.doc

1、本文档共4页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

开发工具MaxplusII使用24-38译码器实验模板

VHDL与复杂数字系统设计上机实验1：开发工具Max＋plus II的使用实验目的：开发工具Max＋plus II的安装；掌握图形输入法设计简单逻辑电路的操作。实验内容： 1. 利用基本元件库,采用图形输入法设计一个带使能端的2－4译码器； 2. 利用自己设计的2－4译码器完成3-8译码器的设计。三、实验过程： 1. 2－4译码器原理简述：译码器的输入代码的组合将在某一个输出端产生特定的信号。译码是编码的逆过程,在编码时,每一种二进制代码状态都赋予了特定的含义,即都表示一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程称为译码。在数字电路中,能够实现译码功能的逻辑部件称2-4译码器分别用做高4位和低4位译码输出。电原理图：电路符号图：仿真波形图：定时分析：结论：经过设计编辑与波形仿真，可以知道所设计的3—8译码器符合设计要求，能实现所要求的结果，3—8译码器设计成功。思考与分析逻辑门电路的延时将对输出结果产生出一定影响。但是，实际应用中所有逻辑门电路都将有延时产生。因此，仿真设计时，合理地设计延时效果是有必要的；在资源有限情况下，可以合理利用现有资源，设计出符合要求的逻辑电路。问题提出：定时分析中所对应的关系不明白是什么意思。