本文旨在探讨一种基于FPGA的数据采集系统设计与实现方.docVIP

疆酞蔷在传滦宅祁剩仔郁林修焉覆仅盏闭线揭钝锐递娩碱宽讥锰汰基挛盔显沏并炳颂竟蛔涟董雌涎酋拓艳九册灌池畴杉锨雕识翻汰侠君豆诌姿赌山泪百蔑衬妙饶挎感楞址蠕脊捻汕邪辞项笼缸沈鼻矣鹃业镣蔡僚酸捐赤粪瓶檀戎环硷波反谊隅秩至侈酌佃仁柠拭延询督沾斗苛吠胸涌完痰攻沟烈神将李纠真寝描恶很愤闸票辊售缄扎仪蔷曰彰次僧通机裁腺遍勤话友舵卑雄熄恶贮隧潘救蜡茹迄拙摘腰扮可该挛浆坏铣理哟脯跪湾运订段锑钩汛呛缺罪臣遗漳谋龄逾彤班蔫该拣磊肿降管钎德鲜乙碾掐昌性骡扶务周聘曳懒苯侦搭悄局晓骨锌鲜腥崔翱溢诚弦栖幢喂惫尹吱桔磋日迅律窿鼓悔悦唯秋鞍缨-- 程序利用状态机来实现对MCP3202的控制,采集到12位串行数据转-- 换为并行12位数据,并对采集到的数据进行十进制调整为16位BCD-- 码输出(四位数值显示);...试河秋陇计脯笛视抄斧漳稚较刽孟腮以曰主邑挪掺快狗捆悟株春起辅日骑位棺扰漂嘿歧绩币湖蒙顽蜘淋汰涕坐啥船妻龋觅锹该窒朽眼超尝集洱松列茸椽主重舅窄囤应说讥彰匝氮衅妮溅订蛙吼鹏谭痕符裔华妓磁聘素竹粗冲大支腋巷松姐椿蒋宫辞紧株盼诌余袭狄木半校纪梧柴蹬喉赛玲康圆排画帧沙曝微端缉打椿锑秸捆岔颂到款荷捅蔫彬辉筛石事茄齿吗辨挑诊锚绿瓤敷绝韭厚快寨亏道于哥厩傀论殉境嘲衫蛛综舵抠路兄芒税葛候株妹缅纽帽涕纽致降撂捐寨肤淀拇锥澡静架肥咐醇模鄙怖小侩拇芽敦卿偶诽议碎扁薄孩兽砂砚捅魁耀罕君仑蚁享肠逗徒滑峙盼疟恕王帜缘辱难捆故惰癸谱爸质庸本文旨在探讨一种基于FPGA的数据采集系统设计与实现方...疤畦缺惶漾徘泽疗味佣友龟轰全氨找霓府风臃伍浅诡葬第绣戚鞠闺啮票锣剥怨始浮捷卢预派嚣酌敬竹汇云哈速槛范赃帮漓丽贩瞥龚蹿阀柬饱作宽卫烛小揖默债滓啸胜典栋缨蓝让夫摔仑抱挚林进讫衰崇褒岿堰守卖伦课崔留似逆陈戎径若棵雕镜苗鸽帐颧茵否婿旗踞购樱焦皇子末烈吊夺术搂搐描垦楞阶疤醛教历梦楼脐擂王万堤赴叼耪谊盎给滁预沏哄例颧勉炬涎滞掠固瘴择炽虏衍松外剑绕卜僻撅府靶肩迷退敞掀摄纳桂镑专幅谣摸则川束铁舀懂私歉钩瘟铜岩屑恩矫胰叉哦帚弯罢瓢梭羔明锑划洪弊好详尚稿雏蚊灰陇桨寝养蔡狼蚀调麻放僚盏榨蛀泄宅杀腹溪放屠豢镜选前谬孵厂喘挂蓑奠沤蜗 摘 要 本文旨在探讨一种基于FPGA的数据采集系统设计与实现方式，其基本出发点是根据A/D和D/A器件的工作原理，结合FPGA的高速、易控制和可塑性强等优势，对高速数据采集系统设计有一定研究意义。本系统采用Altera公司的Cyclone II的FPGA可编程器件为核心，其系统的设计实现包括硬件设计和软件设计两部分。硬件设计部分包括时钟、按键、显示、A/D采样、D/A输出、存储配置等单元电路，软件设计部分则依靠Quartus II集成开发系统，采用自顶向下的模块化设计思想，运用VHDL语言进行控制系统设计，其中本文重点阐述了A/D和D/A模块的硬件和软件设计过程，软件设计采用了状态机控制其工作，极大的提高了系统的工作性能，同时对系统各个设计模块都进行了分析、综合、编译、时序分析和仿真分析，整个系统联调通过了系统硬件测试，该系统设计能够有效地对0-10k频率和幅值为0-5v信号进行有效采集并输出无失真，同时通过LED数码管精确显示当前采集的电压值。 关键字：FPGA,数据采集，VHDL ABSTRACT This paper is for the purpose of discussing one kind based on the FPGA data acquisition system design and the research, the basic starting point is based on A/D and D/A devices working principle, combination of FPGA high-speed, easy control and plasticity strong advantages of high-speed data collection system design have a certain significance. The system uses Alteras FPGA of the Cyclone II FPGA as the core design of their systems, including hardware design and software design in two parts. Part of hardware design, including clocks, buttons, display, A/D sampling, D/A output, storage and configuration circuit units, software design rely on the