Virtex-5评估板ML507.pdfVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Virtex-5评估板ML507

Xilinx Virtex-5 FXT FPGA 开发方案 关键词:FPGA, PowerPC, 有线通信,无线通信, Virtex-5 FXT 摘要: Xilinx公司的Virtex-5 FXT FPGA器件在业界率先集成了嵌入式PowerPC 440 处理器 模块、高速RocketIO GTX收发器和专用XtremeDSP 处理能力。作为65nm Virtex-5 系列的 第四款平台,Virtex-5 FXT提供了极高的性能,还可帮助设计人员降低系统成本、缩小板尺 寸并减少元件数量。在Xilinx公司以及业界领导厂商提供的逻辑、嵌入式和DSP开发工具以 及IP内核的支持下,Virtex-5 FXT FPGA为有线和无线通信、音频/视频广播设备、军事、航 空航天、工业系统以及其它众多应用提供了一个终极系统集成平台。本文介绍了Virtex-5 FXT FPGA的主要特性以及ML507 评估板的主要特性和详细的电路图. Xilinx公司的Virtex-5 FXT FPGA器件在业界率先集成了嵌入式PowerPC 440 处理器模块、 高速RocketIO GTX收发器和专用XtremeDSP 处理能力。作为65nm Virtex-5 系列的第四款 平台,Virtex-5 FXT提供了极高的性能,还可帮助设计人员降低系统成本、缩小板尺寸并减 少元件数量。在Xilinx公司以及业界领导厂商提供的逻辑、嵌入式和DSP开发工具以及IP内 核的支持下,Virtex-5 FXT FPGA为有线和无线通信、音频/视频广播设备、军事、航空航天、 工业系统以及其它众多应用提供了一个终极系统集成平台。本文介绍了Virtex-5 FXT FPGA 的主要特性以及ML507 评估板的主要特性和详细的电路图. The Virtex®-5 family provides the newest most powerful features in the FPGA market. Using the second generation ASMBL™ (Advanced Silicon Modular Block) column-based architecture, the Virtex-5 family contains four distinct platforms (sub-families), the most choice offered by any FPGA family. Each platform contains a different ratio of features to address the needs of a wide variety of advanced logic designs. In addition to the most advanced, high-performance logic fabric, Virtex-5 FPGAs contain many hard-IP system level blocks, including powerful 36-Kbit block RAM/FIFOs, second generation 25 x 18 DSP slices, SelectIO™ technology with built-in digitallycontrolled impedance, ChipSync™ source-synchronous interface blocks, system monitor functionality, enhanced clock management tiles with integrated DCM (Digital Clock Managers) and phase-locked-loop (PLL) clock generators, and advanced configuration options. Additional platform dependant features include power-optimized high-speed serial transceiver blocks for enhanced serial connectivity, PCI Express™ compliant integrated Endpoint blocks, tri-mode Ethernet MACs (Media Access Contro

文档评论(0)

jgx3536 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6111134150000003

1亿VIP精品文档

相关文档