3.6、高速ADC的结构和工作原理.docVIP

3.6高速ADC电路结构和工作原理 目前，高速ADC主要有逐次逼近型，并行比较型(闪烁型)，分级型(半闪烁型)和流水线型等几种电路结构。其中，逐次逼近型是较为经典的低成本电路结构，主要用于中高速（1MSPS）分辨率在（10至16位）场合。并行比较ADC是现今速度最快的模/数转换器，采样速率可达到1GSPS以上，本节主要介绍后几种。 3.6.1并行比较型(闪烁型)模数转换器(Flash ADC) 并行ADC通常也称为“闪烁式”ADC。它由电阻分压器、比较器、缓冲器及编码器四部分组成。这种结构的ADC所有位的转换是同时完成的， 其转换时间主要取决于比较器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比较器电路。输出数字增加一位，精密电阻数量就要增加一倍， 比较器也近似增加一倍。 例如，n位的ADC需要2n个精密电阻和2n－1个并联比较器。分压电阻网络的电压彼此相差1个最低有效位VR/2n 。原理电路如下图所示。 闪烁式ADC要实现快速转换，每个比较器必须在相当高的功率状态下工作。如果要求提高其分辨率，除了增加比较器和电阻器的数量以外，基准电阻链上的每个电阻值都要很低，以对快速比较器提供足够大的偏置电流，从而要求基准电压源必须提供相当大的电流（10mA） 分为两步：第一步是粗量化。先用并行方式进行高4位的转换，作为转换后的高4 位输出，同时再把数字输出进行DAC转换，恢复成模拟电压。第二步是进一步细量化。把原输入电压与DAC转换器输出的模拟电压相减后，对其差值进行16倍放大再进行低4位的ADC 转换。然后将上述两级ADC转换器的数字输出并联后作为总的输出。这样，在转换速度上作出了一点牺牲，但解决了分辨率提高和元件数目剧增的矛盾。 芯片实例：AD9060：10位SPS A/D转换器 电路的采样/保持器对输入信号取样后先由一个m位分辨率的粗ADC对输入进行量化， 接着用一个至少n位精度的乘积型数模转换器MDAC产生一个对应于量化结果的模拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平，并将差值精确放大某一固定增益后送交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细ADC对残余信号进行转换。将上述各级粗、细ADC的输出组合起来即构成高精度的n位输出。下两图分别为一个14位5级流水线型ADC的原理图和每级内部结构图。 流水线型ADC必须满足以下不等式以便纠正重叠错误： l * m + k n 式中，l为级数，m为各级中ADC的粗分辨率，k为精细ADC的细分辨率，而n是流水线ADC的总分辨率。 流水线ADC不但简化了电路设计， 还具有如下优点：每一级的冗余位优化了重叠误差的纠正，具有良好的线性和低失调；每一级具有独立的采样/保持放大器，前一级电路的采样/保持可以释放出来用于处理下一次采样， 因此允许流水线各级同时对多个采样值进行处理，从而提高了信号的处理速度，典型的为转换时间100ns；功率消耗低；很少有比较器进入亚稳态，从根本上消除了火花码和气泡，从而大大减少了ADC的误差；多级转换提高了ADC的分辨率。 同时流水线型ADC也有一些缺点：复杂的基准电路和偏置结构；输入信号必须穿过数级电路造成流水线延迟；同步所有输出需要严格的锁存定时；对工艺缺陷敏感，对印刷线路板更为敏感，它们会影响增益的线性、失调及其它参数。 目前，这种新型结构的ADC在尺寸、速度、分辨率、功耗和设计难度等方面提供了很好的平衡，已经引起大多数模数转换器制造商和设计得的关注。主要应用于：对于总谐波失真（THD）、无杂散动态范围（SFDR）和其它频域特性要求较高的通信系统；对于噪声、带宽和瞬态响应速度等时域特性比较感兴趣的CCD成像系统；以及对时域和频域参数（如低杂散和高输入带宽）都要求较高的数据采集系统。 目前已有几家制造商可以提供这种产品。流水线ADC可以提供颇具吸引力的速度、分辨率、低功耗和很小的芯片尺寸（意味着低价格）。 下图是MAXIM公司研制的14位流水线型ADC的内部结构图。它能够提供高速、高分辨率等优异性能，并且还具有令人满意的功率消耗和很小的芯片尺寸。经过合理的设计，它们可以提供优异的动态特性。 芯片实例：AD9220AR：12位SPS A/D转换器