微机原理及汇编语言（黄永平）ch12-1存储器及其接口2.pptVIP

HYPer 将最常用的数据保存在既小又快的静态随机存储器中。 对于剩下的数据来说，几乎很少访问主存储器。 这种策略之所以行得通是因为：程序与数据的局部性。 关键思想 6、存储器层次 HYPer Cache---Mem结构 7、Cache HYPer 7、Cache工作过程 HYPer 7.1、Cache基本算法 HYPer 主存有n=m+r条地址线,主存容量为2n; 把主存划分为大小相等的2m块； 每块有2r个单元。 Cache及主存地址组成 Cache有p=c+r条地址线,Cache容量为2p; 把Cache划分为大小相等的2c项； 每项有2r个单元; 7.2、全相联映射---地址 HYPer Mem中任何数据块可以放到Cache中任何项中。 7.2、全相联映射---映射 Mem块号可以记录到Cache中的标记中。 HYPer 7.2、全相联映射---访问 读命中：Cache中的标记中的某一个与CPU地址相符将把与该标记相关的数据返回给CPU。 没命中：没有任何Cache中的标记与之相符，所以开始访问主存储器，并暂停CPU，直到完成为止。使用LRU数据来更新高速缓存项。 HYPer 7.3、直接映射---地址 HYPer 7.3、直接映射---映射 Mem中数据块只能放到Cache中指定项中。 Mem中任何组的x块只能放到Cache中相应的x项中，并在Cache标记中记录组号。 HYPer 7.3、直接映射---访问 HYPer 7.4、N路组相联映射---地址 HYPer 7.4、N路组相联映射---映射 * HYPer 主讲人：黄永平 存储器及接口 HYPer 目录 HYPer 掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。 掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。 掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。 了解Cache的基本概念、特点、在系统中的位置。 本章学习目标 HYPer 一、 存储器的分类 存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。 HYPer 1、 存储器的分类 HYPer 2、 半导体存储器性能 存储容量： 存储容量=存储单元个数x存储字长(每单元位数) 存储速度：用存取时间和存取周期表示。 存取时间(访问时间)---包括读出时间，和写入时间。 存取周期---连续两次读操作或写操作的时间。 HYPer 2、 半导体存储器结构 HYPer 2、 半导体存储器结构 HYPer 3、 静态RAM ---一位存储单元 HYPer 3、 静态RAM ---2114结构 HYPer 3、 静态RAM ---2114结构 HYPer 3、 静态RAM ---2114读时序 HYPer 3、 静态RAM ---2114写时序 HYPer 3、 静态RAM ---其它芯片 SRAM 6116 SRAM 6264 HYPer 4、 动态RAM ---一位存储单元 HYPer 4、 动态RAM --- 2164 64K × 1 的存储体由 4 个 128 × 128 的存储阵列构成 HYPer 4、 动态RAM --- 2164 64K × 1 的存储体由 4 个 128 × 128 的存储阵列构成 HYPer 4、 动态RAM --- 时序 HYPer 5、 CPU—M连接 CPU与存储器的连接时应注意的问题： 总线驱动能力 时序配合 CPU的时序与存储器的存取速度之间的配合. 数据线的连接 地址线的连接 全译码法 部分译码法 线选法 读写控制线的连接 CPU—M ROM与RAM地址分配 HYPer 5、CPU—M连接---地址译码器 74LS138译码器 HYPer 5、CPU—M连接---地址译码器 74LS138的真值表 HYPer 5、CPU—M连接---数据宽度扩展 (1)数据宽度扩展(无译码器) 用1024×1位的芯片组成1024x8 HYPer 5、CPU—M连接---单元数扩展 (2)单元数扩展(用地址线高位进行译码,用于选择芯片) 用8K×8位的芯片组成64Kx8 HYPer 5、CPU—M连接---宽度单元扩展 (3)数据位宽度扩展,单元数扩展 用256×4位的芯片组成1024x8 HYPer 5、CPU—M连接---线选法 (4)1Kx4 RAM芯片组成4Kx8存储器(线选法) HYPer 5、CPU—M连接---部分译码法 (5) 1K