数字电子技术基础 ch09-4.pptVIP

下载本文档

7
0
约1.13千字
约 12页
2018-01-09 发布于湖北
举报
版权申诉

数字电子技术基础 ch09-4.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电子技术基础 ch09-4

* 9.4 现场可编程门阵列(FPGA) 9.4.1 FPGA实现逻辑功能的基本原理 9.4.2 FPGA的一般结构 9.4.3 基于查找表（LUT）的逻辑块 9.4.4 可编程布线资源 9.4.5 I/O块 9.4 现场可编程门阵列(FPGA) CPLD用可编程“与-或”阵列（乘积项技术）实现逻辑函数。编程基于E2PROM或快闪存储器。 FPGA是用查找表(Look-Up Table，LUT)实现逻辑函数。复杂函数使用众多的LUT和触发器实现。首先自动计算逻辑电路所有可能的结果，并把结果事先写入RAM, 这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。编程基于SRAM。一般将采用乘积项技术的称CPLD。采用LUT技术的称为FPGA。 9.4.1 FPGA实现逻辑功能的基本原理 LUT是FPGA实现逻辑函数的基本单元。2输入LUT可由2选1数据选择器构成，它可以实现任意2变量组合逻辑函数。 LUT 由数据选择器和SRAM存储单元构成。数据选择器的选择端就是LUT的输入，数据选择器的输出端就是LUT的输出。编程 9.4.1 FPGA实现逻辑功能的基本原理 2输入LUT可实现任意2变量组合逻辑函数。 4个SRAM存储单元目前FPGA中的LUT大多是4~5个输入，1个输出。当变量数超过一个LUT的输入数时，需要将多个LUT扩展使用。 LUT扩展--用2输入LUT实现函数 F1=AB F2=BC F=F1+F2 在LUT的基础上增加触发器便可实现时序电路。 9.4.2 FPGA结构简介 FPGA包括：可编程逻辑块、可编程互联开关、可编程I/O模块。逻辑块互联开关 I/O 9.4.3 基于查找表（LUT）的逻辑块 4输入LUT D触发器可编程数据选择器图9.4.7 FLEX 10K的LE结构示意图 9.4.4 可编程布线资源 FPGA中有多种布线资源，包括局部布线资源、通用布线资源、I/O布线资源、专用布线资源和全局布线资源等，它们分别承担了不同的连线任务。 I/O单元行互连线列互连线进位级联链快速连线（FastTrack）每个LAB内部有局部互连线 … … … … … … … … … 9.4.4 可编程布线资源 Altera公司将贯穿整个器件的一系列水平连线（或称行连线、行通道）和垂直连线（或称列连线、列通道）称为快速通道（Fast Track）。 9.4.4 I/O块输出将引脚编程为输入、输出和双向功能。控制输入