射频集成化薄膜电感的设计和制备.docxVIP

第25卷第6期杭州电子科技大学学报V01．25．No．62005年12月Jo咖al0fHa“gzllouDiaIlziUnive聘ityD∞．2005射频集成化薄膜电感的设计和制备郑梁，史东强，秦会斌(杭州电子科技大学CAE所，浙江杭州310018)摘要：介绍了一种新型的基于硅IC模拟电路工艺的射频集成薄膜电感。描述了集成薄膜电感的工作原理。采用一个紧凑集总电路模型来等效模拟集成化电感的电路效应。结合硅基模拟Ic工艺技术，采用磁性材料薄膜层的设计，给出薄膜电感工艺流程，制备了薄膜电感样品。在lMHz—lGHz的频率范围内对薄膜电感样品进行了阻抗特性和Q值的测试。样品串联电感值为5．52nH，在600～800MHz时，获得最大为1．4的Q值。关键词：射频；电感；集成电路工艺，中图分类号：TN61文献标识码：A文章编号：1001—9146(2005)06一o006一04O引言21世纪微电子技术向深亚微米乃至纳米尺寸的方向发展，现代电子与电器设备也向着小型化、集成化和多功能化的方向发展，这对电子器件提出了向小型化、集成化和高频方向发展的要求。作为开关电源的关键元件，集成化片上电感在便携式电子设备中有着强烈的需求。在RFIc的几乎所有主要元件里也都需要使用电感，例如：低噪声放大器、振荡器、滤波器、匹配网络以及混频器等【1q]。经过近30年对微处理器和存储器的研究，小电感的集成化研究已取得较大的成绩，如2003年KTchan等人使用质子注入技术制作了4GHz最大Q值为10的硅基螺旋电感旧J。但是，目前广泛使用的平面螺旋片上电感，一般只能在薄膜或混合电路中应用。另外，薄膜型片式电感器的其它一些问题也没有得到很好地解决，例如频率特性、稳定特性和Q值。有鉴于此，本文结合硅基模拟Ic工艺技术，采用磁性材料薄膜层的设计，制作了一种薄膜电感。1集成化薄膜电感的工作原理在高频工作状态下，集成化薄膜电感将产生多种寄生效应，如电感与衬底之间的寄生电容，衬底的涡流损耗等。为了直观描述各种寄生效应的物理意义，可以用一个紧凑集总电路模型来等效模拟集成化电感的电路效应[9、10]。电感的一个典型single丌型集总电路模型，如图l所示。在图1中，L表示薄膜电感器的电感L；c。表示薄膜电感器两端子问的耦合电容，包含了连线绕组中相邻线圈之间的耦合电容，以及metall与metal2的重叠的寄生电容；R。表示薄膜电感的损耗电阻；C。，表示薄膜电感和衬底之间的耦合氧化层电容；R毹表示薄膜电感与衬底之间的损耗电阻，包含了通过c。。流入衬底的电流有关的损耗以及由主螺旋绕组中电流在衬底中感应的镜像电流引起的损耗。c。表示衬底耦合电容。收稿日期：2005一04一01基金硬目：浙江省自然科学基金项目(z104621)，模拟集成电路国家重点实验室基金项目作者简介：郑梁(1981一)，男，浙江乐清人，硕士，助教，新型集成化电子器件．万方数据第6期郑梁等：射频集成化薄膜电感的设计和制备7薄膜电感器的电感值L的大小是由磁芯与螺旋线圈的宽度，长度，厚度决定的[11|。另外在Ic工艺中，薄膜电感与衬底之间的距离通常很小，一般不超过2～5弘m，由薄膜电感与衬底形成的寄生电容C。，的大小通常为pF级。c。。与电感组成的Lc回路的自谐振振荡频率限制了电感器的最高工作频率。另一个主要的寄生元件是薄膜电感器两端子间的耦合电容c。，其大小是由螺旋线圈的大小以及上下层引线的交叠部分决定的。C。的大小同样限制了电感器的工作频率。由上述分析可以得知，只要合理地设计电感和电容参数，就可获得所需的工作频率特性。如果将不同频率特性的集成化电感与其他系统电路单元结合，能够进一步改善其电路传输特性。2集成化电感的工艺设计基于集成化薄膜电感的集总等效电路结构，结合硅基Ic模拟工艺技术，本文提出了集成化电感的工艺设计方案[12、13|。在该方案中，采用包括衬底在内的6层结构，如图2所示。叠属层2艳埭层2盘属层I图1single型集总电路模型图2集成化螺旋电感剖面图图2中绝缘层1采用硅热氧化获得二氧化硅衬底，对整个电路起到支撑作用，并对金属层1与硅衬底提供良好的绝缘作用。热氧化是在有氧化剂及逐步升温的条件下，在光洁的硅表面生成二氧化硅的一种工艺，其氧化温度在900一l200℃之间。热氧化分为干氧氧化和湿氧氧化，其化学反应过程分别为：Si(固态)+02(气态)一si02(1)Si(固态)+H02(气态)一si02(固态)+2H2(气态)(2)绝缘层2与绝缘层3分别作为金属层间的绝缘介质和钝化层。由于采用铝作为金属层材料，铝的熔点为450℃，可以得出在后续工艺中绝缘层薄膜的淀积温度不能过高。因此采用等离子体激活的化学气相沉积法(PEcVD)来淀积二氧化硅薄膜。PEcVD是利用辉光放电的物理作用激活反应气体，断裂气体分子键产生具有