第7章 组合逻辑电路的设计.pptVIP

第7章 组合逻辑电路 本章大纲 7.1 组合逻辑电路的分析 7.2 组合逻辑电路的设计方法 7.3 组合逻辑电路的竞争冒险 7.4 编码器与译码器 7.5 实验 组合逻辑电路功能测试 7.6 实训1 三变量组合逻辑电路设计 7.7 实训2 译码显示电路设计 7.8 本章小结 7.9 习题 描述组合逻辑函数的逻辑功能，可以采用逻辑图、逻辑表达式、真值表等方法。组合逻辑电路的输出与输入间的逻辑关系可以用一组逻辑函数来表示。 7.1.2 组合逻辑电路的分析方法 组合逻辑电路分析就是找出输入与输出的逻辑关系。其目的是弄清电路的逻辑功能，或为了对逻辑电路进行改进、变换，或为评定电路的性能等。 对于任何一个组合逻辑电路，分析的基本步骤如下： 由给定的逻辑电路从输入端开始逐级推导出表示输入输出关系的逻辑表达式； 化简和变换逻辑表达式； 根据化简和变换后的表达式，列出真值表； 由真值表分析其实现的逻辑功能并用文字描述； 评价原设计电路，改进设计，得到最佳方案。 组合逻辑电路的分析步骤如图7-2所示。 【例7-1】 分析如图7-3所示逻辑电路的功能。 2.列出真值表见表7-1。 7.2 组合逻辑电路的设计方法 组合逻辑电路的设计，就是根据给定的设计要求，设计出最佳（或最简）的组合电路。 组合逻辑电路有两种情况，一种是以小规模集成电路（SSI）即逻辑门来实现所需的逻辑功能，要求所用门的数目最少，而且各门输入端的数目和电路的级数也最少。另一种是采用中规模集成电路（MSI）如常用集成组件编码器、译码器、数据选择器、数据分配器等来实现所需逻辑功能。本节将介绍采用SSI逻辑门的设计方法，MSI集成组件将在后续章节讲述。 组合逻辑电路的设计方法，一般可按如下步骤进行： 对给出的逻辑设计问题，进行逻辑抽象，即从逻辑的角度来描述设计问题的因果关系，再根据因果关系确定输入变量和输出变量，依据变量的状态进行逻辑赋值，确定哪种状态用逻辑“0”表示，哪种状态用逻辑“1”表示。 根据设计问题的逻辑抽象，列出逻辑真值表。 根据真值表，写出设计问题的逻辑函数表达式。 用SSI逻辑门实现组合逻辑设计时，化简逻辑函数表达式，得到最简的逻辑函数表达式；用MSI集成组件实现组合逻辑设计时，应该把逻辑函数表达式变换成与所用器件的逻辑函数式相同或类似的适当形式。 按最简或适当形式的逻辑函数表达式画出逻辑电路图。 判别和消除竞争冒险现象。 组合逻辑电路的设计步骤如图7-4所示。 【例7-2】 设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解： 1.逻辑问题分析 设三人的意见为变量A、B、C，表决结果为函数L。对变量及函数进行如下状态赋值：对于变量A、B、C，设同意为逻辑1，不同意为逻辑0。对于函数L，设事情通过为逻辑1，没通过为逻辑0。 2.列出真值表，如表7-2所示。 3.由真值表写出逻辑表达式并化简： 4.画出逻辑电路如图7-5所示。 如果要求用与非门实现该逻辑电路，就应将表达式进行一定变换： 7.3 组合逻辑电路的竞争冒险 前面分析设计组合逻辑电路时，均是在信号稳态情况下讨论的，实际电路工作时，信号经常变化且需要时间，门电路对信号也产生一定的延时，这样就产生竞争冒险 。 7.3.1 产生竞争冒险的原因 为了保证电路可靠工作，必须消除竞争冒险，消除的前提就是要分析产生竞争冒险的原因。 1．组合逻辑电路的竞争冒险现象 信号经过不同路径达到同一点的时间有先有后，称为竞争，大多数组合电路都存在这种现象。当电路的某个输入量发生变化，在输出端出现了按电路逻辑功能不应有的尖脉冲，这种现象称为冒险现象。 我们知道，半导体器件的开通和关断都有延迟时间，因此组合逻辑门电路在工作时，也是有延迟时间的。由于各个门的延迟时间不同，如两个信号到达下一级门电路输入端的时间不同，当组合逻辑电路中存在由反相器产生的互补信号，状态发生变化时，组合逻辑电路有可能产生瞬间的错误输出。这一现象称为竞争冒险。 7.3.2 消除竞争冒险的方法 7.4.2 译码器 扩展内容 7.5 实验 组合逻辑电路功能测试 一 实验目的 1.掌握二进制译码器和七段显示译码器的逻辑功能； 2.了解各种译码器之间的差异，能正确选择译码器。 二 实验器材 数字逻辑实验箱，示波器，74LS138，74LS20，导线若干 1. 74LS138功能测试。 将74LS138输出Y7～Y0接L