版图综合设计实验实验报告.docVIP

电子科技大学成都学院 （微电子技术系） 实验报告书 课程名称：版图综合设计实验 学 号： 姓 名： 教 师： 年06月15日 实验一 版图设计 实验时间： 同组人员： 一、实验目的 1．熟悉UNIX系统基本命令使用。 2．学习Cadence软件的基本操作方法。 3．掌握tsmc 0.25um工艺版图设计的规则和方法。 4．学习一种电路：。将所学电路画成版图并进行优化布局，使之面积尽量最小化。 alibre DRC与LVS的检错与修改。 二、实验仪器设备 服务器 电脑 Cadence软件 Caliber验证工具 三、实验原理和内容 实验原理：Cadence -- Virtuoso Layout Editor是一种基于UNIX系统的EDA工具，用于集成电路版图设计。该工具下的Caliber可以进行drc和lvs检查，drc（设计规则检查）即查看所画版图是否符合工艺设计规则，只有通过drc检查，版图才能在现有工艺条件下实现；lvs（版图和电路图一致性比较）即查看版图是否和电路图一致，只有通过lvs检查，版图才能在电学特性和电路所要实现的功能上和原电路保持完全一致。本实验就是在学习一种ADC电路后，利用Cadence -- Virtuoso Layout Editor画出电路版图，然后对版图进行优化布局和drc、lvs检查。 实验内容： 1．分析电路图，将电路图划分为I0、I1、I2、I3、I4、I5、I6、I7、I8、I9、I10等多模块。 2．利用Candence软件画出各个模块版图。 3．连结各个模块版图单元，完成总电路图的版图形式。 4．完成版图的DRC、ERC检查与修改。 ADC电路图： 四、实验步骤 1．打开IC Design快捷图标→选择ic2→输入帐号layout0631、密码即可打开软件。 2．打开终端open terminal，路经： cd /home/layout0631/Library_tsmc025/tsmc25mmrfpdk_v17→然后按回车键→输入命令icfb 然后按回车键，即可打开icfb窗口。 3．打开版图编辑窗：在icfb窗口下tools→library manager→file→new→library→命名为ZHANG→在library manager框file→new→cell view→取名为相应的单元名称。 4．在layout的编辑窗口，严格按照design rule来进行版图设计。可以进行在库里面调出相应的元胞，再进行布局连线。在此设计的M1的宽度，M2的宽度，金属之间的间隔M1-M1，M2-M2等都要严格按要求设计。在每个元胞完成后必须进行DRC检查，如果有错误按照design rule改到无错误为止。 五、实验数据 1、开启Cadence软件：双击桌面IC design，单击Home Folder，进入layout 文件夹，Ctrl+T打开Terminal,键盘输入icfb 。 2、建立自己的库：File - New - Library （1）Name: ZHANG （2）右中选择attach to an existing techfile （3）Technology Library里选择layout0631 3、建立单元模块 建立方法：File - New - Cellview （1）cell name:I1（2）view name:选择ZHANG （3）tool:选择virtuoso 如此，则模块I1建立完成，后面的模块建立方法同上。以此类推，直到最后一个模块完成为止。 4、依据电路图，依次画好各个模块，画的过程中考虑紧凑排列，然后对模块进行drc检查。发现错误立即改正，直到每个模块都通过DRC检查为止。 新建all模块，调出所有单元模块，依据电路图进行布线，并进行drc和lvs检查，若有错，则修改至正确为止。 6、各个模块截图如下： 模块I0 AMP： 画AMP模块时要注意模块内部的匹配，MOS管的匹配，电阻的匹配，并且在电阻两边画上DUMMY电阻，防止刻蚀的时候的系统偏差。 模块I1CAP： 画CAP模块时一定注意打MOS电容的衬底，否则在最后做DRC检查的时候会有报错，而且衬底一定要与源漏连接做电容的一极。 模块I2电阻： 画电阻模块时要注意模块内部的电阻的匹配，并且