正弦信号发生器方案设计.docVIP

正弦信号发生器设计方案 一、方案比较论证 所有方案可按模拟式和数字式分为两大类 模拟式： 利用电阻、电容、运放等传统器件搭建LC或RC正弦信号发生器。通过改变电路中的元件的参数值来调节输出频率。这种方式成本低廉，但由于采用大量分立器件，受其工作原理的限制频率稳定度较低（只有10-3量级）。另外实现扩展功能中的各种调制等也比较麻烦，电路复杂，调试困难，精度差。 采用专用信号发生芯片MAX038来实现正弦信号波形的输出。是美信公司的低失真单片信号发生集成电路，内部电路完善，使用该器件能够产生精确的高频三角、锯齿、正弦及方波。使用该芯片设计简单，但扩展功能电路部分实现起来和采用分立器件同样复杂，而且频率精度和稳度均难以达到要求。 采用基于锁相环（PLL）技术或者非线性器件频率变换技术的频率合成器。由晶体振荡器和锁相环组成的系统中，前者保证工作频率稳定度，后者完成输出频率的调整，但是这时输出频率只能是晶体谐振频率的整数倍。故虽然频率稳定能达到要求却很难做到频率输出范围1KHZ—10MHZ和100HZ步进的要求。 数字式： 采用AD公司专用的DDS芯片AD9851合成FM和AM的载波，采用传统的模拟调制方式来实现AM调制和FM调制。但该方案需要额外的模拟调制FM和AM的调制电路，且制作和调制电路都比较麻烦，还难免引入一定的干扰，而且此方案中的PSK调制也不容易实现。 采用AD公司的AD9856作为调制芯片，是内含DDS的正交调制芯片，可以实现多进制的数字幅度调制，多进制的数字相位调制和多进制的数字幅度相位联合调制。故AM调制，PSK调、ASK调制都可以通过它实现但是AD9856不便于调频且控制复杂。 利用微处理器和DAC实现DDS信号产生器。微处理器能够实现DDS的电路结构，即实现相位累加器、波形的数据表、同时实现数字/模拟转换器的控制时序。利用微处理器完成加法运算需要读取的数据进行运算，再把运算结果送到目标单元。由于微处理器工作的顺序性，这时的相位累加频率将比微处理器的时钟频率低得多。同时微处理器还要完成人机交互的相关任务，故这种方案输出频率受到很大限制。 利用微处理器和可编程逻辑器件实现DDS信号产生器。微处理器程序执行的顺序性限制了它的工作速度，可编程逻辑器件的并行运行能力使它适用于高速工作的场合。同时FM、AM、PSK、ASK调制均由FPGA在数字域内完成，大大简化了电路，同时具有良好的精度和可控性。微处理器完成键盘输入，液晶显示等人机交换任务。 综上所述：数字类的第四方案为最优选择。 二、总体设计 （1）总体框图如下所示 （2）考虑到单片机只是完成接收用户输入信息及显示的任务，故采用廉价的51单片机AT89S51，编程容易，使用方便。键盘使用4x4的矩阵键盘方便用户直接键入所需要的频率和参数。显示电路采用带字库的通用LCD12864，具有使用简单，单屏显示信息多的特点，能够提供良好的人机界面。 （3）DDS及调制电路模块 其由FPGA和DAC构成。本设计采用Altera公司的Cyclone系列FPGA—EPIC3T144C8,此芯片有LE约3000个，片内RAM有52Kbit。FPGA负责在数字域实现正弦波、FM、AM的合成，产生ASK和PSK调制信号并完成ASK、PSK、AM和FM的调制，然后输出波形。 （4）滤波电路及放大电路 滤波电路是采用美信的高速运放MAX4108设计的一个有源二阶低通滤波器，用以去除DDS合成信号固有的高次谐波，同时有两倍放大的功能。 （5）电源设计 高速DAC对模拟数字地之间的串扰敏感，模拟数字地之间的串扰对DAC输出信号的波形影响很大。故本系统采用一个线性电源对模拟电路供电，采用一个开关电源对数字电路供电，模拟地和数字地之间通过一个磁珠相连。这种设计实现了模拟数字电路尽可能大的隔离。 三、理论分析和参数设计 （1）载频参数设计 根据要求信号波形无明显失真，故一个信号周期内至少需插入16个点，而合成频率最高达10MHz，那么需要的FPGA和DAC接口数据传输速率为： 10M×16=160Mword/s 如此之高的频率传输可能很不稳定，为了解决波形失真和传输速率的矛盾，选用MAX5858A它是双路十位300M的DAC，内部含有4x/2x/1x插值滤波电路。若采用4x插值则数据传输速率为 300Mwordps/4=75Mwordps DDS输出的正弦波信号每秒钟有75M个插值点，并在DAC内部完成4阶插值和数字低通滤波，最后转化为实际电压输出。这样既抑制了高频段输出正弦信号可能的失真，又降低了数据接口的传输速度，提高了系统的可靠性。系统频率调整的步进是100Hz，DDS逻辑电路的工作时钟是75M，所以 75M/100=7