DFM PCB设计原则.pptVIP

元件阴影考虑 DFM-8.5 对于波峰焊，当小元件和大元件相邻最小距离为0.100“时，推荐焊盘间保持空间，如图： If spacing is0.100”,the smaller component must be on the leading edge to minimize solder skip due to shadowing 当焊盘间距离小于0.100“时，由于阴影，小一些的元件必须先过锡波 元件阴影考虑 DFM-8.5 8.5.1 对于贴片和通孔PGA及轴向的元件，焊盘间最小距离建议如图： 8.5.2 推荐最大元件引脚和孔的直径相差不超过0.015“，这样可以在波峰焊时得到好的锡形。孔的最小尺寸取决于板子的厚度. 8.5.3 为避免波峰焊时有溢锡的可能，无元件插的孔的直径不要大于0.100“。 Via Hole DFM-8.6 8.6.1 IC下部的Via Hole应该被Solder mask盖住，除了BGA下的仅在上部由Solder Mask 盖住。 8.6.2 via hole不应该被加工成元件焊盘的一部分，它会从焊接点处抢锡。 8.6.3 标准的via hole不应该被放置于贴片焊盘上。 8.6.4 所有不测试的via hole应该用Solder Mask盖住。 8.6.5 为了减少搭锡，不要安置via hole于discrete components下部（SOTs,陶瓷R-Paks).通常建议的via hole的位置如下页图： Good Poor 8.7 Lead Clinch 1） 通孔至少离弯脚0.010’’，如图41所示 2） 任何在弯脚下面或和弯脚的距离少于0.101 ’’ ，要求被覆盖 8.8 选择性波峰焊接指南 选择性波峰焊作为一种波峰焊流程，最初用在双面板混合组装技术。这种工艺对底面的SMT元件的选择性覆盖，它用一种特殊的治具防止裸露的设计造成的锡融化 . 大多数的波峰焊的设计指南中应用到选择性波峰焊。然而，为了确保最优化的选择性的波峰焊，在下面的内容中提到了 具体的尺寸要求。 8.0 DESIGN CONSIDERATIONS FOR WAVE SOLDERING 8.9 Selective Wave Soldering Design Considerations 为避免过高的治具厚度，要求去除在主面上高于0.150inch的大外形零件。下面的公式被用于评估最小间距 （X inch）， PTH锡垫和邻近的假定外形的SMD 零件必须的距离 （Y inch） Y = 1.172X + 0.0298 ? 这个公式只有当元件沿着扳子行进的方向放置时，才有效。可波峰焊最大的元件外形高度Y值小于或等于2.5 ’’ ，X 的值应大于或等于0 减少选择性焊接中的锡不足，要求大于0.150inch的高外形零件和PTH锡垫应有最小为0.125 ’’的间距 8.0 DESIGN CONSIDERATIONS FOR WAVE SOLDERING 有效的选择性波峰焊治具要求大于0.150inch的高外形零件和插件锡垫的最小距离为0.100inch 孤立的和局部组状的插件会提高覆盖的效率和减少焊接缺点 为了更好的夹持和焊接良率，避免将电路板SMD元件直接放置在底面的PTH区域 8.0 DESIGN CONSIDERATIONS FOR WAVE SOLDERING 8.10 UFO 孔 装配孔必须在波峰焊时用液态MASK或波峰治具覆盖，来防止这些孔被 填上锡。如果使用图42所示的“UFO”孔，不要求有上述的MASK。这种孔转 变成不镀金的孔，贯穿板连接是由环孔中的通孔来连接 。在板子底面的环孔 增加MASK楔破坏了锡的表面张力，因此底面的孔不会粘锡。轻微的锡堆 会给要使用的装备部件提供良好的连接性。 X 是装配孔的内径。孔为未镀的通孔 X+.01是环孔的内径 Y 是环孔的外径 Y+.007是MASK 的直径 8.0 DESIGN CONSIDERATIONS FOR WAVE SOLDERING MASKING 楔槽