新一代闪存技术剖析.docVIP

新一代闪存技术剖析 [以立体空间换取大容量－制造技术不断改善]在电路逻辑类型确定之后，闪存的存储密度指标也就固定了，不过，闪存所能达到的最高容量还与随后进行的芯片制造与封装技术有莫大的关系。为了实现尽可能高的容量，各个闪存芯片的生产厂商积极开发新的制造和封装技术。在制造方面，线宽更短的先进工艺为大势所趋，立体结构的3D芯片也是大幅度提高容量的法宝。而在封装方面，双面封装乃至芯片堆叠封装技术将成为今后的主流。 在逻辑结构不变的条件下，采用先进的制造工艺也可以达到降低成本，提高芯片容量的目的。该种思路的典型代表就是Intel公司，尽管在闪存技术的开发上落后于Spansion，但在制造工艺上Intel则领先了一代。目前Intel已经全面采用90纳米工艺来制造NOR型闪存，先进工艺可使芯片的面积大幅度减少，制造成本也由此得到明显降低，提高价格竞争力便成为可能。相比之下，Spansion也是在年底才实现0.11微米工艺，而绝大多数闪存芯片制造企业仍然以0.13微米为绝对主流。 除Intel外，三星公司在工艺技术方面也表现出强烈的进取精神，在上个月，它们甚至对外界骄傲地宣称“首次成功地使下一代60纳米技术迈向了商业化”，并展出采用该工艺制造的NAND闪存产品，它的容量达到惊人的8GB。我们可以在一枚这样的NAND芯片上存储高达16小时的压缩视频或4000个MP3音频文件，结合多芯片封装技术的话，三星将具备16GB闪存芯片的制造能力—前提是市场存在这样的需求。按照计划，60纳米工艺将于2005年一季度开始投产，同时三星也打算推出4GB的“小容量”版本满足主流市场的需求，绝对领先的制造工艺让三星公司牢牢把持NAND型闪存领域的技术优势。 [以立体空间换取大容量－三维存储芯片技术]相比制造工艺的稳步升级，向空间扩展的三维存储技术看起来更加疯狂。该技术由一家名为Reveo的存储技术开发企业提出，该公司表示，它们已经成功实现3D结构的闪存芯片，在现有技术条件下，可让闪存的最高容量达到现有技术的1000倍以上，听起来让人觉得非常不可思议。 前面提到，提高芯片容量不外乎这么几种方法：改良逻辑结构以提高其存储密度、更先进的工艺使芯片可集成更多的晶体管、芯片堆叠封装技术达到翻倍的效能。这些方法对容量的提升都立竿见影，不过，逻辑结构不可能经常性改良，达到一定程度后将接近极限，难有持续性提升的可能。芯片堆叠封装也是如此，真正可以让闪存容量稳步提升的只有依*半导体制造工艺了，我们可以看到，每一次工艺的升级都会带来容量的大幅提升，各半导体厂商对此甚为积极。然而，提升工艺的代价高得惊人，从0.13微米到0.11微米、到90纳米、再到60纳米，每一步工艺转换都需要花费数十亿美元的巨额资金，即便是实力雄厚的半导体业巨头也都难以承受，制造出的高容量显存价格也是居高不下。而Reveo所提出的3D存储芯片则是一套低成本、高收益的方案，采用这项技术，闪存厂商根本无需升级工艺就能够轻易实现超大容量，其关键就在于3D存储的多层电路机制。 我们知道，现有各种半导体芯片都采用平面的结构，硅芯片上只有一个功能完整的电路，要提高容量就得扩大晶体管规模，芯片面积增大，成本上扬。Reveo的设计其实非常简单：在现有逻辑电路层的基础上再加多层同样的电路，芯片容量即可翻倍。Reveo表示，只要高度允许，闪存厂商可以轻易制造出含1000层逻辑电路的闪存，并将它们整体封装为一枚单芯片，在当前技术条件下即可获得1TB海量的超级闪存。该方案最大的优点在于廉价实现，现在的0.13、0.11微米工艺均可适用，企业无需花费巨资建设新工厂或者提升工艺水平，制造大容量闪存的成本只有常规模式的10%，将其快速推入主流市场完全可行。 Reveo 3D存储芯片方案具有革命性的意义，但它要投入实用也许尚需时日。Reveo只是一家存储技术开发公司，在闪存业几乎没有什么影响力，加上需要多大容量的闪存完全取决于数码产品的技术水平，以目前的状况为例，1到2GB容量已经相当可观，超过这个限度就已经没有用武之地了。不过，如果3D存储技术得到应用，同样能够明显降低大容量闪存的制造成本，对那些不愿花费巨资转换工艺的闪存厂商尤其具有实用价值。 [以立体空间换取大容量－双面封装与堆叠封装]倘若单枚芯片无法提供足够的容量，厂商还可以通过双面封装或堆叠封装技术来制造出更大的闪存卡。如在一个封装中整合双枚芯片，容量自然提高了一倍。这种做法目前颇为流行，市面上的大容量闪存卡产品有相当的比例属于该体系。 Kingmax公司研发的PIP封装技术是双面封装的代表，PIP将半导体芯片封装与PCB基板组装流程结合起来。传统的存储卡一般为四层结构，从上到下分别为顶盖、写保护开关、PCB电路板和底盖，闪存芯片就直接