高K-金属栅极技术课件.pptVIP

* 从65nm到45nm到32nm 旧金山秋季IDF 2010第一天，Intel不负重望地全面展示了下一代处理器家族“Sandy Bridge”，并首次公布了大量深入的技术细节和精美的晶圆照片。在会上Intel副总裁兼架构事业部总经理浦大卫先生为大家详细介绍了Sandy Bridge。 Intel宣称Sandy Bridge采用了全新设计的微架构，属于Tick-Tock(奇数年更新制作工艺，偶数年更新微架构 )发展策略中的Tock环节。 本次Sandy Bridge最大的亮点是将引入“高级矢量扩展”指令集，简称“AVX”(之前称作VSSE)，其重要性堪比1999年Pentium III引入SSE,从理论上看CPU内核浮点运算性能提升到了2倍。其主要特点特点分为以下几部分： 1、更宽的矢量运算：从128-bit增至256-bit，并保持向下兼容性 2、增强的数据重排：单个操作可同时处理8个32-bit数据 3、支持三操作数和四操作数，非破坏性句法 4、支持弹性的访存地址不对齐 5、可扩展的新操作码(VEX) “高级矢量扩展”指令集可以说大大提升了Sandy Bridge的运算效率，在工艺方面同Westmere代号的CPU一样，Sandy Bridge主要采用了以下几点高新技术： 1.第二代高K介质金属栅极技术 2.193nm沉浸式光刻技术 3.增强型晶体管应变技术 关于高K介质金属栅极技术在接下来我会给大家做一个介绍，而Intel在2010年LithoVision大会上的报告显示193nm沉浸式光刻技术延用至15nm制程节点，其重要性不言而喻，另一项光刻技术EUV（极紫外光刻）技术则仍处于实验室阶段。能够查到关于增强型晶体管应变技术资料极少，有兴趣的同学可以仔细的去找找。 谈到高K材料的出现就不得不说晶体管的发展历史 在130纳米时代，铜制互连材料取代了铝制互连材料，显著降低了电阻。 在90纳米时代，我们发明了应变硅晶体管，大幅提升了性能。 在45纳米时代，我们引入了革命性的高k金属栅极晶体管，不仅提升了 性能，还降低了漏电能耗。 在32纳米时代，我们引入了第二代高k金属栅极晶体管，在性能和低能 耗方面又向前迈进了一大步。 Pentium 4处理 赛扬4 酷睿2双核处理器 酷睿i7处理器 处理器的发展 在这里有个概念需要说下：我们通常所说的32nm的工艺制程，不是指的芯片上每个晶体管的大小，也不是指用于蚀刻芯片形成电路时采用的激光光源的波长，而是指芯片上晶体管和晶体管之间导线连线的宽度，简称线宽。 当工艺每次提升的时候我们在字面上紧紧看到的是数字的提升，给大家的感觉好像是从65nm到45nm同以前从130nm到90nm，以及从90nm到65nm一样没有什么特别的。根据摩尔定律，就是每18个月，在同样面积的硅片上把两倍的晶体管“塞”进去，从单个晶体管的角度来看，为了延续摩尔定律，我们需要每两年把晶体管的尺寸缩小到原来的一半。现在的工艺已经将晶体管的组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了它的物理电气特性的极限。最早达到这个极限的部件是组成晶体管的栅极氧化物——栅极介电质 。 以前的工艺都是采用二氧化硅(SiO2)层作为栅极介电质。大家也把源极(Source)和漏极(Drain)之间的部分叫做沟道(Channel)，在栅极氧化物上面是栅极(Gate) ，如右图所示。 晶体管的工作原理其实很简单，就是用两个状态表示二进制的“0”和“1”。源极和漏极之间是沟道，当没有对栅极(G)施加电压的时候，沟道中不会聚集有效的电荷，源极(S)和漏极(D)之间不会有有效电流产生，晶体管处于关闭状态。可以把这种关闭的状态解释为“0”，当对栅极(G)施加电压的时候，沟道中会聚集有效的电荷，形成一条从源极(S)到漏极(D)导通的通道，晶体管处于开启状态，可以把这种状态解释为“1”。这样二进制的两个状态就由晶体管的开启和关闭状态表示出来了。我们可以把栅极比喻为控制水管的阀门，开启让水流过，关闭截止水流。晶体管的开启/关闭的速度就是我们说的频率，如果主频是1GHz，也就是晶体管可以在1秒钟开启和关闭的次数达10亿次。 关闭状态的晶体管 导通状态的晶体管 从65nm开始，我们已经无法让栅极介电质继续缩减变薄，而且到45nm，晶体管的尺寸要进一步缩小，源极和漏极也靠得更近了，如果不能解决栅极向下的漏电问题以及源极和漏极之间的漏电问题，新一代处理器的问世可能变得遥遥无期。这里要解释下。最先漏电严重的要从90nm工艺开始算起。在同样的电压下晶体管的数量越多电流的传导