数字电路逻辑第7章.pptVIP

各知识单元的分数分配 第一章 数制与编码 7% 第二章 逻辑函数及其化简 15% 第三章 组合逻辑电路 20% 第四章 时序电路分析 30% 第五章 同步时序电路设计 15% 第六章 集成数/模和模/数转换器 5% 第七章 可编程逻辑器件及其应用 8% 第7章：可编程逻辑器件及其应用 ASIC：全定制、半定制、定制 全定制、定制 －－制造厂按用户提出的逻辑要求专门设 计和制造的芯片。如MP3解码器、手机芯 片和游戏机芯片等 半定制－－先由IC制造商按一定规格预先加工好的标 准的半成品芯片， 然后再按具体要求进 行加工。包括门阵列（GA)、标准单元 （SCA）、可编程逻辑器件(PLD)。 （已集成了大量的具有一定逻辑功能的 模块，但模块之间的连线不确定，按 用户要求进行后加工时才确定各模块 间的连接关系，从而得到所需要的电路） 第7章：可编程逻辑器件及其应用 可编程逻辑器件及其应用 可编程逻辑器件及其应用 §7-1 PLD的基本原理 §7-2 简单可编程逻辑器件 §7-1 PLD的基本原理 §7-1-1 PLD的基本组成 §7-1-2 PLD的编程 §7-1-3 阵列结构 §7-1-4 PLD中阵列的表示方法 §7-1-1 PLD的基本组成 §7-1-2 PLD的编程 §7-1-3 阵列结构 4种SPLD器件结构特点 §7-1-4 PLD中阵列的表示方法（1） PLD中阵列的表示方法（2） 可编程逻辑器件及其应用 §7-1 PLD的基本原理 §7-2 简单可编程逻辑器件 §7-2 简单可编程逻辑器件(SPLD) §7-2-1 只读存储器ROM §7-2-2 可编程逻辑阵列PLA §7-2-3 可编程阵列逻辑PAL §7-2-4 通用阵列逻辑GAL §7-2-1 只读存储器ROM 4×3 ROM编程前后图 3、用ROM实现组合逻辑 3、用ROM实现组合逻辑 §7-2-2 可编程逻辑阵列（PLA） 2、组合PLA的应用 3、时序PLA的应用 用PLA实现8加/减计数器（1） 用PLA实现8加/减计数器（2） §7-2-3 可编程阵列逻辑（PAL） 2、PAL的输出结构 2、PAL的输出结构 2、PAL的输出结构 2、PAL的输出结构 2、PAL的输出结构 3、PAL的应用（1） §7-2-4 通用阵列逻辑（GAL） 1、逻辑宏单元（OLMC） 1、逻辑宏单元（OLMC） 2、OLMC的输出结构（1） 2、OLMC的输出结构（1） PLD的基本原理 PROM、PLA、PAL、GAL的基本原理及应用 GAL：包含的与阵可编程，或阵不可编程，输出电路为逻辑宏单元OLMC。 GAL16V8功能图 (16V8的含义：与阵列有“16”个输入信号，电路中有“8”个OLMC) GAL中可编程方法不但用于与阵列，而且还被引入输出结构中 OLMC： 除了或门和在PAL中也有的D触发器（AR和SP分别为异步复位端和同步预置端）、三态缓冲器外，还增加了两个数据选择器MUX 通过编程设置各数据选择器地址端的状态，达到控制数据通路的目的，进而改变OLMC的输出结构 4选1MUX的地址端为S1和S0； 2选1MUX的地址端为S1 对S1和S0编程可使OLMC呈现2种工作模式和2种输出极性 S1控制工作模式： S1=0为寄存器模式，可实现时序电路； S1=1为组合I/O模式，以实现组合电路 S0控制输出极型： S0=0时，输出低电平有效； S0=1时，输出高电平有效 (a)S1S0=00 (b)S1S0=01 (c)S1S0=10 (d)S1S0=11 * 数字集成电路按芯片设计方法不同分为： 1.通用型中、小规模集成电路 2.用软件组态的大规模、超大规模集成电路 3.专用集成电路（ASIC)。 ASIC:专门为某一应用领域或为专门用户需要而设 计、制造的LSI、VLSI电路，它可将某些专