PCI Express DDR3 SDRAM 参考设计.pdfVIP

AN 431: PCI Express-DDR3 SDRAM 参考设计参考设计 参考设计参考设计 © July 2009 AN-431-1.1 引言引言 引言引言 Altera® PCI Express-DDR3 SDRAM 参考设计在 Altera PCI Express MegaCore® 模块和 64 位、 512MByte DDR3 SDRAM 内存之间提供了一个接口样例。Altera 提供此参考设计旨在展示 PCI Express MegaCore 模块和 DDR3 SDRAM 高性能控制器 MegaCore 模块之间的互操作性。该参 考设计具有以下特点： 支持 PCI Express (PCIe) endpoint 到 PCIe root complex DMA 读写处理 使用 PCI Express 硬 IP MegaCore 模块 使用 DDR3 SDRAM 高性能控制器 MegaCore 模块 使用具有内置收发器的 Stratix® IV GX 器件 本文档包含小列内容： 参考设计概述 参考设计的使用 参考设计概述参考设计概述 参考设计概述参考设计概述 本参考设计使用参考设计接口电路将 Altera PCI Express MegaCore 模块连接至 DDR3 SDRAM 内存。该设计运行于 Altera 的Stratix IV GX FPGA 开发套件中包含的 PCI Express 开发板。Altera 还提供了软件驱动、编程信息以及运行该应用程序的 GUI界面。 Altera PCI Express-DDR3 SDRAM 参考设计与 Altera PCI Express MegaCore 模块的系统侧接口 相连接。（请参见图 1 。）PCI Express MegaCore 模块的外接端构成一半的PCI Express 链路 （另 一半在对端）。高性能 DDR3 SDRAM控制器用于对外部 DDR3 SDRAM 存储器寻址。PCI Express MegaCore 模块一般作为 PCIe 主控端。当作为 PCIe 主控端时，DMA 引擎发起数据传输，监控 状态，并管理数据传输进度。 Altera PCI Express-DDR3 SDRAM 参考设计非常类似于链式 DMA 设计实例，该实例在您使用 MegaWizard 插件管理器创建一个 PCI Express MegaCore 模块时自动生成。请参见《PCI Express 编译器 MegaCore 模块用户指南》的“第 7 章测试平台和设计实例”，其中有关于链式 DMA 设计 实例的详细描述。 © 2009 Altera Corporation AN 431 图图 1 、、PCI Express-DDR3 参考设计结构图 图图 、、 链式 DMA 设计实例和 PCI Express-DDR3 SDRAM 参考设计之间的差异是，本参考设计使用一 个外置 DDR3存储器而非使用 FPGA 的内置RAM来存储数据。因此，定义 DMA 控制器和内存 访问的链式 DMA 设计实例的文件均被修改。顶层 Verilog HDL 文件 name_example_chaining_top.v 也相应地也相应地指向这些以DDR3 作为数据存储的文件版本。表 1 列出了