电子信息工程导论第四章_集成电路.pptVIP

第八章 （完） * * * * 包括从晶片开始加工到中间测试 之前的所有工序。 前工序中包括以下三类工艺：（1） 薄膜制备工艺：包括氧化、外延、化学气相淀积、蒸发、溅射等。（2） 掺杂工艺： 包括离子注入和扩散。（3） 图形加工技术： 包括制版和光刻。 1，前工序 包括从中间测试开始到器件完成的所有工序, 有中间测试、 划片、 贴片、 焊接、 封装、成品测试等。 2，后工序 五、集成电路基本制造工艺 （一）工艺类型简介-—可分成三类： 前工序、 后工序及辅助工序。 （1）超净环境的制备。（2）高纯水、气的制备：IC生产中所用的水必须是去离子、去中性原子团和细菌，绝缘电阻率高达15 MΩ·cm以上的电子级纯水； 所使用的各种气体也必须是高纯度。（3）材料准备：包括制备单晶、切片、磨片、抛光等工序，制成IC生产所需要的单晶圆片。 3，辅助工序 五、集成电路基本制造工艺 （二）工艺流程 由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层 曝 光 刻 蚀 硅片 测试和封装 用掩膜版 重复 20~30次 集成电路基本加工工艺 五、集成电路基本制造工艺 （三）集成电路基本加工工艺 五、集成电路基本制造工艺 （三）集成电路基本加工工艺 1，外延生长 不同的外延工艺可制备不同的材料系统。目前常见的外延技术为化学汽相沉积 （CVD：Chemical Vapor Deposition）、金属有机物汽相沉积（MOCVD：Metal Organic CVD）和分子束外延生长（MBE：Molecular Beam Epitaxy）。 化学汽相沉积生长:也称汽相外延（VPE：Vapor Phase Epitaxy）,CVD是通过汽体化合物之间的化学反应而形成的一种生长外延层的工艺。 通过晶圆表面吸附反应物，在高温下发生反应，生成外延层, 吸附沉积的硅原子需要较高的迁移率能够在表面自由移动来形成完整的晶格。 一种热壁化学汽相沉积系统示意图 五、集成电路基本制造工艺 分子束外延生长（MBE：Molecular Beam Epitaxy） 分子束外延是在超高真空下（~10-8 Pa）加热一种或多种原子或分子，这些原子分子束与衬底晶体表面反应从而形成半导体薄膜的技术 MBE有生长半导体器件级质量膜的能力，生长厚度具有原子级精度 金属有机物CVD（MOCVD：Metal Organic CVD）: 由于许多III族元素有机化合物和V族元素氢化物在较低温度下即可成为气态，因此在金属有机物化学沉积过程中反应物不需要高温，只需要在衬底附近存在高温区使得几种反应物能够在衬底附近发生化学沉积反应即可。 MBE系统示意图 掩膜功能： 在集成电路开始制造之前，需要预先设定好每个工艺的制造过程和先后顺序。 每个工艺中都需要掩膜来覆盖暂时不需要加工的位置，需要加工的位置则需要按照一定的图形来加工。 版图设计就是将集成电路的布局按照集成电路工艺过程分为多层掩膜版的过程。 将这些过程制作成掩膜版的过程就是制版。 制版就是要产生一套分层的版图掩膜，为将来将设计的版图转移到晶圆上做准备，掩膜版主要用在光刻工艺过程中。 五、集成电路基本制造工艺 2，掩膜制版工艺 掩膜制造： 掩膜版可分成：整版及单片版 整版是指晶圆上所有的集成电路芯片的版图都是有该掩膜一次投影制作出来的。各个单元的集成电路可以不同。 单片版 是指版图只对应晶圆上的一个单元。其他单元是该单元的重复投影。晶圆上各个芯片是相同的。 早期掩膜制造是通过画图照相微缩形成的。 光学掩膜版是用石英玻璃做成的均匀平坦的薄片，表面上涂一层60~80nm厚的铬，使其表面光洁度更高，这称之为铬版（Cr mask），通常也称为光学（掩膜）版。 新的光刻技术的掩膜版与光刻技术有关。 五、集成电路基本制造工艺 2，掩膜制版工艺 图案发生器方法（PG：Pattern Generator） 集成电路上任何一个图形都可以由无数个矩形组成 任何一个矩形都有在空间的坐标和长和宽。 将分割的所有图形的参数记录并制版，得初缩版 初缩版用来重复投影制作掩膜版 另外还有X射线制版法 ,电子束扫描法（E-Beam Scanning ） 五、集成电路基本制造工艺 2，掩膜制版工艺 在集成电路的制作过程中要对硅表面反复进行氧化，制备SiO2薄膜。生长SiO2薄膜的方法有多种，如热氧化、阳极氧化、化学气相淀积等。其中以热氧化和化学气相淀积（CVD）最为常用。热氧化生成SiO2薄膜是将硅片放入高温（1000～1200℃）的氧化炉内，然后通入氧气，在氧化环境中使硅表面发生氧化, 生成SiO2薄膜。热氧化分为干氧法和湿氧法两种。 五、集成电路基本制造工艺 3，氧化工艺 热氧化示意图 热