msp430基本时钟结构中文.pdf

Chapter 5 ZHCU032I – December 2004– Revised January 2012 基基本本时时钟钟模模块块+ 基本时钟模块+ 为MSP430x2xx 系列提供了时钟。本章阐述了MSP430x2xx 器件系列的基本时钟模块+ 的 操作。 Topic Page 5.1 基基本本时时钟钟模模块块+ 介介绍绍 272 5.2 基基本本时时钟钟模模块块+ 的的操操作作 274 5.3 基基本本时时钟钟模模块块+ 寄寄存存器器 280 ZHCU032I– December 2004 – Revised January 2012 基本时钟模块+ 271 SLAU144 — /sc/techlit/SLAU144 版权© 2004–2012, Texas Instruments Incorporated 基本时钟模块+ 介绍 5.1 基基本本时时钟钟模模块块+ 介介绍绍 基本时钟模块+ 支持低系统成本和超低功耗。采用三种内部时钟信号，用户可以选择性能和低功耗的最佳平 衡。为了实现无任何外部元件操作，可在全软件控制下，用一个外部电阻、一个或两个外部晶振、或用振荡 器来配置基本时钟模块+。 基本时钟模块+ 有2 个，3 个或4 个时钟源： • LFXT1CLK：低频/高频振荡器可以与低频时钟晶振或外接32768Hz 时钟源，或与标准晶振、振荡器，外 部400KHz～16MHz 的外部时钟源一起使用。 • XT2CLK ：可以与标准晶振、振荡器，或外部400KHz～16MHz 的外部时钟源一起使用的可供选择的高 频振荡器。 • DCOCLK：内部数控振荡器(DCO)。 • VLOCLK ：内部超低功耗、12KHz 典型频率的低频振荡器。 基本时钟模块+ 可提供的三种时钟信号： • ACLK ：辅助时钟。ACLK 是由软件选择来作为LFXT1CLK 或VLOCLK 。ACLK经 1，2，4 ，8 分频后 得到。ACLK 可由软件选作各个外围模块。 • MCLK：主机时钟。MCLK 由软件选择作LFXT1CLK，VLOCLK ，XT2CLK （如果片上提供），或 DCOCLK。MCLK 由1，2，4 ，8 分频得到。MCLK 用于CPU 和系统。 • SMCLK：系统子时钟。SMCLK 由软件选作LFXT1CLK，VLOCLK ，XT2CLK （如果片上提供），或 DCOCLK。SMCLK 由1，2 ，4 ，8 分频得到。SMCLK 可由软件选作各个外围模块。 MSP430F2xx 器件中的基本时钟模块+ 的方框图如图5-1所示。 MSP430AFE2xx 器件中的基本时钟模块+ 的方框图如图5-2所示。 272 基本时钟模块+ ZHCU032I– December 2004 – Revised January 2012