数字电路复习题部分答案.docVIP

注意：为便于书写，非运算符采用’。 一、填空题（20分） 1、十进制编码中，除了8421码以外，还有5421是加权码。而相邻数字的代码之间只有一位二进制状态不同的编码叫做格雷码 2、数字电路中乘法的实现是基于移位和相加。 3、虽有公式AB+A’C+BCD=AB+A’C可实现化简，但常常有必要逻辑式AB+A’C的实现电路采用AB+A’C+BCD形式，原因是避免冒险竞争。 4、逻辑函数的描述方法有：真值表，逻辑函数式，逻辑图，波形图，卡诺图，硬件描述语言。 5、和集电极开路门（简称OC）类似的CMOS器件叫漏极开路门(OD)。 6、相比TTL，CMOS器件，ECL器件速度更快，功耗更高。 7、写出英文缩写的准确中文含义，不得出现任何非汉字。 PROM：可编程只读存储器; TTL：逻辑门电路 DRAM：动态随机存储器; 8、AD转换器原理有很多种，速度最快（最快/快/慢），成本最高的是并行比较型。AD时，采样电压往往不能被特定最小数量单位整除，于是引入了量化误差。 9、555定时器实现单稳态电路，是电平触发，而4528和74LS121是脉冲触发。 10、利用JK触发器J=K=1时输出一个脉冲触发器就翻转一次的特点，可以非常方便的实现计数器电路。 二、化简（20分） 1、Y(A,B,C)=Σ(0,2,4,6) 2、Y(A,B,C,D)=Σ(0,1,2,3,4,6,8,9,10,11,14) =A’B’C’+A’BC’+AB’C’+ABC’ 00 01 11 10 00 1 1 1 1 01 1 0 0 1 11 0 0 0 1 10 1 1 1 1 =A’C’(B’+B)+AC’(B’+B) =A’C’+AC’ =C’ 由卡诺图可得：Y(A,B,C,D) =b’+ad+cd 3、Y=AB+AC+CD+D 4、Y=A’BD+AB’C’D’+BCD+(A’B’+C’)(B+D’) =AB+AC+D(C+1) =A’BD+AB’C’D+BCD+A’B’D’+BC’+C’D’ =AB+AC+D =A’(BD+B’D’)+C’D’(AB’+1)+B(CD+C’) =A’+C’D’+BC’+BD 三、假设信息输入个数为n，如果要设计一个编码器，请归纳所需最少输入输出端个数的计算公式，要求具有无输入判断，优先编码特点。并以二进制输入个数14为例，画出引脚配置图。（10分） 四、74LS153是一个双4选1数据选择器(说出器件功能)。写出图中Z与M、N、P、Q之间的逻辑表达式并化简。（10分） (可以借鉴的逻辑式Y1=A1A0D13+ A1A0’D12 +A1’A0D11 +A1’A0’D10)  五、左图中的电路被称为（请写出全称，给分点3个）：SR锁存器，将改图补成SR主从触发器（可重画）。画出如右图波形驱动下，左图中输出Q和Q′ 端的电压波形，初态Q =0。（10分） 六、（1）74LS90是一种异步(同步/异步)复位，异步(同步/异步)计数的十进制计数器。 （2）74LS90计数边沿是下降(上升/下降)沿。 （3）下左图中QA连接到B’端连线作用是：输入计数脉冲加至QA （4）下左图实现的是十进制计数器。 （5）74LS90为什么没有类似74LS160的C进位输出信号？74LS90是下降沿触发计数。10进制计数循环的9-0的QD是下降沿，可以提供高位计数器的计数脉冲。 （6）利用74LS90设计一个置九法6进制计数器（绘于右侧）。（10分） 七、利用PROM设计实现多输出输出组合逻辑电路。分析下图中的输出逻辑函数。（10分） 八、下图是一个________电路， （1）在图中标出数字信号d3~d0及其控制的开关序号S3~S0，3为高位，0为低位。 （2）图中电阻R=10kΩ，VREF=5V请计算该图当前输出电压vo。（10分） 一、填空题（20分） 1、十进制编码中，8421码、5421码、2421码都是加权码。而格雷码的特点是相邻数字的代码之间只有一位二进制状态不同。 2、数字电路中减法的实现是基于补码和加法。 3、有公式AB+A’C+BCD=AB+A’C，请使用公式法推导化简过程AB+A’C+BCD(A+A’)=AB+A’C+ABCD+A’B