件描述语言Verilog HDL基础.pdfVIP

2.3 硬件描述语言Verilog HDL基础 硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言.它是一种以文本形式来描 述数字系统硬件的结构和行为的语言,用它可以表示 逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻 辑功能。用HDL编写设计说明文档易于存储和修改， 并能被计算机识别和处理. HDL是高层次自动化设计的起点和基础. 2.3 硬件描述语言Verilog HDL基础 概述 2.3.1 Verilog语言的基本语法规则 2.3.2 变量的数据类型 2.3.3 Verilog程序的基本结构 2.3.4 逻辑功能的仿真与测试 概述 1.HDL的产生 #起源于美国国防部提出的超高速集成电路研究计划， 目的是为了把电子电路的设计意义以文字或文件的方式 保存下来，以便其他人能轻易地了解电路的设计意义 。 #随着集成电路的亚微米和深亚微米制造、设计技术的飞 速发展，集成电路已进入片上系统SOC （System on a chip）时代。SOC通常是由硬件电路和运行其上的系统软 件构成。硬件电路一般使用HDL进行描述. 数字ASIC 芯片设计的大致流程与软件 交芯片加 工厂完成 FPGA开发流程与软件 （1）设计定义 •逻辑仿真器： （2 ）HDL Code Modelsim、Active HDL 、 Verilog-XL等 （3 ）功能仿真 逻辑仿真器 •逻辑综合器： （4 ）逻辑综合 逻辑综合器 LeonardoSpectrum、 Synplify、FPGA Express/FPGA CompilerII等 （5 ）前仿真 逻辑仿真器 （6 ）布局布线 FPGA厂家工具 •FPGA厂家工具： Altera 的Max+PlusII 、 （8 ）静态时序 （7 ）后仿真 逻辑仿真器 QuartusII， 分析 Xilinx 的Foundation、ISE4.1 （9 ）在系统测试 等 2.HDL的特点 HDL 以行为描述见长, 能抽象描述电子实体的行为, 能够 进行系统仿真 HDL 能进行结构描述,具体描述电子实体的结构,便于存 档 共享. HDL 能从抽象到具体的多层面上对电子实体进行混合 描述,降低了硬件设计的难度 用HDL描述实体的程序既能被仿真,又能被综合.通过仿 真可验证设计的正确性;通过综合抽象的设计描述将自 动地自上而下转换为实在的逻辑图 电路图直至版图. 3.几种硬件描述语言 ABEL (Advanced Bolean Equation Language) VHDL (V--Very High Speed Integrated Circuit) Verilog HDL （简称Verilog ） VHDL 和Verilog 的功能较强属于行为描述语言。 两种HDL均为IEEE标准。特别是Verilog 由于其句 法根源出自C语言,它相对VHDL好用好学 4. 常用VHDL与Verilo