晶体二极管和二极管整流电路-qdcancom.DOCVIP

项目九 触发器 教学重点 1．了解基本RS触发器的电路组成，掌握其逻辑功能。 2．了解同步RS触发器的电路组成，掌握其逻辑功能。 3．了解JK触发器的电路组成和边沿触发方式，掌握其逻辑功能。 4．会测试集成JK触发器的逻辑功能，能用集成JK触发器制作四人抢答器。 5．了解D触发器的电路构成，掌握D触发器的逻辑功能。 7．会测试集成D触发器的逻辑功能，了解D触发器的应用。 教学难点 1．理解各类触发器的逻辑功能的含义 2．用集成JK触发器制作四人抢答器 学时分配 序号 内 容 学 时 1 9.1 RS触发器 3 2 9.2 JK触发器 3 3 技能实训：制作四人抢答器 4 4 *9.3 D触发器 2 5 本章总学时 12 9.1 RS触发器 具有两个稳定的输出状态：0状态和l状态 触发器特点 在输入信号作用下，触发器状态可以置成0态或1态 在输入信号消失后，触发器将保持信号消失前的状态，即具有记忆功能 9.1.1 基本RS触发器 1． 、是两个输入端，字母上面的非号表示低电平有效； Q、是一对互补输出端； Q=l（=0），触发器处于1状态；反之，若Q=0（=l），触发器为0状态。 2．逻辑功能 基本RS触发器的真值表 输入信号 输出状态 功能说明 备注 Qn+1 0 0 不定 禁止 Q==1，与规定相背，会引起逻辑混乱 0 1 1 置1 端称为触发器的置0端或复位端 1 0 0 置0 端称为触发器的置1端或置位端 1 1 Qn 保持 体现记忆功能 做一做：测试与非门组成的基本RS触发器的逻辑功能 电路评价： 基本RS触发器电路简单，是构成各种功能触发器的基本单元。由于基本RS触发器输出状态的改变直接受输入信号的控制，使之应用受到限制。在一个数字系统中，通常采用多个触发器，为了使系统协调工作，必须由一个同步信号控制，要求各触发器只有在同步信号到来时，才能通过输入信号改变触发器的状态。这样的触发器称为同步RS触发器，这个同步信号称时钟脉冲或CP脉冲。 9.1.2 同步RS触发器 1． 同步RS触发器是在基本RS触发器的基础上，增加了两个与非门G3、G4，一个时钟脉冲端CP。其逻辑电路与符号如图所示。 2． 同步RS触发器的真值表如表所示 CP S R Qn+1 功能说明 0 × × Qn 保持 1 0 0 Qn 保持 1 0 1 0 置0 1 1 0 1 置1 1 1 1 不定 禁止 （1）在CP=0期间，G3、G4与非门被CP端的低电平关闭，使基本RS触发器的==1，触发器保持原来状态不变； （2）在CP=l期间，G3、G4控制门开门，触发器输出状态由输入端R、S信号决定，R、S输入高电平有效。触发器具有置0、置1、保持的逻辑功能。 同步RS触发器在CP=0时，触发器输出状态不受R、S的直接控制，从而提高了触发器的抗干扰能力。 电路评价： 同步RS触发器在CP=0时，触发器输出状态不受R、S的直接控制，从而提高了触发器的抗干扰能力。但在CP=1期间，同步RS触发器还是存在状态不确定的现象，因而其应用也受到较大限制。为了克服上述缺点，后面介绍功能更加完善的JK触发器和D触发器。 9.2 JK触发器 9.2.1 JK触发器的电路组成与逻辑功能 1．电路结构与逻辑符号 JK触发器是在同步RS触发器的基础上引入两条反馈线，解决R=S=1时，触发器输出不定状态的现象； 将S、R改成J、K输入端。 2．逻辑功能 JK触发器不仅可以避免不确定状态，而且增加了触发器的逻辑功能，如表所示。 CP J K Qn+1 功能说明 0 × × Qn 保持 1 0 0 Qn 保持 1 0 1 0 置0 1 1 0 1 置1 1 1 1 n 翻转 J=K=0时，Qn+1=Qn（保持）；J=K=1时，Qn+1=n（翻转）；J≠K时，Qn+1=J。 JK触发器不仅可以避免不确定状态，而且增加了触发器的逻辑功能--翻转功能（又称为计数功能）：当J=1、K=1时，触发器的输出总是原状态的反，Qn+1=n。 电路评价： 触发器在CP= 1 (高电平)期间才接收输入信号，这种受时钟脉冲电平控制的触发方式，称为电平触发。电平触发的缺点是：在CP=1期间不允许输入信号有变化，否则触发器输出状态也将随之变化，使输出状态在一个时钟脉冲作用期间出现多次翻转，这种现象称为空翻。上面介绍的JK触发器较好地解决了输出状态不确定的情况，同时触发器增加了翻转功能，但在CP高电平期间，输出信号会随输入信号变化，无法保证一个CP脉冲周期内触发器动作一次。为了克服电平触发的不足，多数JK触发器采用边沿触发方式来克服触发器的“空翻”。 9.2.2 集成边沿JK