MSP430f5438初学者笔记.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
MSP430f5438初学者笔记

一、简介 1.1CPU: 16-bit RISC 除program-flow指令外所有指令都在寄存器和7种源操作数寻址方式及4种目的操作数合作下执行 16个寄存器,register-to-register指令执行时间是一个CPU时钟 R0 程序计数器寄存器20-bit R1 堆栈指针20-bit R2 状态寄存器16-bit R3 不变的产生器 R4~R15 通用寄存器 1.2指令集: 51指令 3格式 7中寻址方式 附加指令 1.3操作模式 6个可软件设置的LOW-POWER模式 一个中断事件可以唤醒5个模式中的任何一个,响应请求,并从中断程序中返回原模式 Mode ACTIVE DISABLED Active mode (AM) 所有时钟ACTIVE Low-power mode 0 (LPM0) ACLK SMCLK FLL CPU MCLK LPM1 ACLK SMCLK CPU FLL MCLK LPM2 DCO发生器 ACLK CPU MCLK FLL DCOCLK LPM3 ACLK CPU MCLK FLL DCOCLK DC发生器 LPM4 晶振关闭 完整数据保留 LPM5 内部调节器关闭 无数据保留 通过RST和IO唤醒 1.4中断矢量 地址:FFFF~FF80H 1.5 SFR 处于最低地址空间 可以进行字访问和字节访问 1.6存储 256K闪存空间 64K程序存储器 16KRAM 512BBSL程序装载器用于编程存储器串连接口 1.7外围 时钟:支持统一的时钟系统UCS包括: 32K手表晶振(XT1 低频模式) 内部低频振荡器VLO 内部平衡低频振荡器REFO 内部集成数字控制器DCO 高频晶振(XT1高频模式 or XT2) FLL锁频环连同一个数字调节器使得DCO构成一个多倍可编程的手表晶振 时钟信号:ACLK 32K手表晶振、高频晶振、VLO、REFO、DCO MCLK CPU用,来源同ACLK SMCLK 用于外围来源同ACLK 多分频ACLK 电源管理模块(PMM) 包括一个集成的PMM电压调节器,提供核心电压设备和包含可编程的产出水平,来提供电力的优化。 还包括SVS和SVM电路即降压保护,可用来产生内部复位信号 实时时钟RTC:用来作为32位的多用计数器或实时时钟,计数模式下,RTC有两个独立的8位计数器可被级联成16位的计数器 ADC12_A: 支持一个快速的12位的AD转换器 12位的SAR核心、简单选择控制、参考发生器、16字的BUFF可在CPU不参与的情况下允许16个独立的ADC采样 N=选择的时钟频率/波特率=UBR1x(整数部分的高位)+UBR0x(整数部分的低位)+小数部分(小数部分=调整因子个数/8) 例如:串口配置选用时钟为32768KHz,波特率为9600,则N=32768/9600=3.41。所以,UBR1x=0,UBR0x=3,调整因子个数/8=0.41 =调整因子个数=3 =UMCTLx原则是调整因子1分布要均匀)。 XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIVXT2CLK,DCOCLKDIV is the DCOCLK frequency divided by 1, 2, 4,8, 16, or 32 within the FLL block.用于外围模块 MCLK:主时钟,可软件设置为XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIVXT2CLK, DCOCLKDIV is the DCOCLK frequency divided by 1, 2, 4,8, 16, or 32 within the FLL block.用于CPU和系统 SMCLK:子时钟,可软件设置为XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIVXT2CLK, DCOCLKDIV is the DCOCLK frequency div

文档评论(0)

shenlan118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档