第2章微型计算机系统的微处理器课件.pptVIP

第2章：微型计算机系统的微处理器——教学重点 汇编语言程序段8086/8088的编程结构 引脚信号 两种工作模式 通用寄存器及其使用 存储器的结构及分段管理 8086/8088的I/O组织 2.1 8088/8086CPU的编程结构 8086的编程结构从功能上分成两个单元 1. 总线接口单元BIU 负责CPU对存储器和外设进行数据读写 如：取指令、存取操作数和存结果 2. 执行单元EU 负责指令的译码、执行和数据的运算 两个单元相互独立，分别完成各自操作，还可以并行执行，实现指令预取（指令读取和执行的流水线操作） 8086/8088 CPU的功能结构 1. 总线接口部件BIU 四个段地址寄存器，即 CS——16位的代码段寄存器， DS——16位的数据段寄存器， ES——16位的扩展段寄存器， SS —— 16位的堆栈段寄存器； 16位的指令指针寄存器IP (2) 总线接口 部件BIU 的具体工作 取指令 预取指令 配合EU执行指令，存取操作数和运算结果 注：如果EU有存取数据请求时，BIU已经准备好取指令，那么BIU应先完成取指令操作，然后进行操作数的读写。 2. 执行部件EU 组成部分 算术逻辑单元ALU 标志寄存器FR 四个通用寄存器，即AX、BX、CX、DX； 四个专用寄存器，即基址指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，目的变址寄存器DI EU的执行控制部分 8086的复位和启动操作是通过RESET引脚上的触发信号来实现的。 启动时，代码段寄存器CS和指令指针寄存器IP分别初始化为FFFFH和0000H。所以在复位之后再重新启动时，便从内存的FFFF0H处开始执行指令。因此，一般在FFFF0H处存放一条无条件转移指令，转移到系统程序的入口处。这样，系统一旦启动，便自动进入系统程序。 8086/8088的程序执行过程 4. 8086/8088的总线周期的概念 总线 周期： 8086 CPU通过总线 对存储器或I/O端口 进行一次访问所需要的时间称为一个总线 周期，为了实现对存储器或I/O端口 读写操作，就需要CPU的总线接口 部件执行一个总线 周期；一般包括4个基本时钟周期。 时钟周期：由CLK产生的时钟信号的周期，是CPU计时的最小单位。 指令周期：执行一条指令所需要的时间。 2.2.1 最小模式和最大模式的概念 最小模式，就是在系统中只有8086一个微处理器。在这种系统中，所有的总线控制信号都直接由8086CPU产生，因此，系统中的总线控制电路被减到最少。这些特征就是最小模式名称的由来 最大模式用在中等规模的或者大型的8086系统中。在最大模式系统中，总是包含有两个(用于数值运算的8087和用于I/O操作的8089）或多个协处理器（还增加了总线控制器8288），其中一个主处理器就是8086，其他的处理器称为协处理器，它们是协助主处理器工作的 2.2.2 8086的公用引脚信号 AD15~AD0地址／数据复用引脚（16根） A19/S6~A16/S3（Address/Status）地址／状态复用引脚（4根） /S7高８位数据总线允许／状态复用引脚（1根） 读信号输出 （1根） READY（Ready）“准备好”信号输入 （1根） 测试信号 （1根） INTR（Interrupt Request）可屏蔽中断请求信号输入 （1根） NMI（Non-Maskable Interrupt）非屏蔽中断输入引脚 （1根） RESET（Reset）复位信号输入 （1根） CLK（Clock）主时钟输入（1根） MN/ 最小／最大模式控制信号输入（1根） GND、VCC 接地和电源端（3根） 2.2.3 8086的最小模式 /M （Memory/Input and Output）存储器／输入输出控制信号输出 （Write）写信号输出 （Interrupt Acknowledge）中断响应信号输出 ALE（Address Lock Enable）地址锁存允许信号 DT/ （Data Transmit/Receive）数据收发信号输出 （Data Enable）数据允许信号 HOLD（Hold Request）总线保持请求信号输入 HLDA（Hold Acknowledge）总线保持响应信号输出 8086的最大模式(了解） QS1、QS0（Instruction Queue Status）指令队列状态信号输出 2 1 0（B