半导体集成电路03集成电路的基本制造工艺.pptVIP

1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * dual-well approach uses both n- and p- wells grown on top of a epitaxial layer(using trench isolation areas of SiO2) 1 * 1 * 1 * * 功耗 驱动能力 CMOS 双极型 Bi-CMOS BiCMOS集成电路工艺 * BiCMOS工艺分类 以CMOS工艺为基础的BiCMOS工艺 以双极工艺为基础的BiCMOS工艺。 * 以P阱CMOS工艺为基础的BiCMOS工艺 NPN晶体管电流增益小； 集电极的串联电阻很大; NPN管C极只能接固定电位，从而限制了NPN管的使用 * 以N阱CMOS工艺为基础的BiCMOS工艺 NPN具有较薄的基区，提高了其性能； N阱使得NPN管C极与衬底隔开，可根据电路需要接电位 集电极串联电阻还是太大，影响双极器件的驱动能力 在现有N阱CMOS工艺上增加一块掩膜板 * 以N阱CMOS工艺为基础的改进BiCMOS工艺 使NPN管的集电极串联电阻减小5?6倍； 使CMOS器件的抗闩锁性能大大提高 * 三、后部封装 （在另外厂房） （1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）所封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装 * 金丝 劈 加热 压 焊 * 三、后部封装 （在另外厂房） * * 作业： 1. 课本P14，1.2题 2. 下图是NMOS晶体管的立体结构图，请 标出各区域名称及掺杂类型，并画出这个器件的版图（包括接触孔和金属线）。 3. 名词解释： MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺 1 * 1 * 1 * 8 8 8 8 8 8 8 8 8 3 1 * 9 9 9 9 9 9 9 9 9 4 1 * 10 10 10 10 10 10 10 10 10 5 1 * 11 11 11 11 11 11 11 11 11 6 1 * 12 12 12 12 12 12 12 12 12 7 1 * 13 13 13 13 13 13 13 13 13 8 1 * 14 14 14 14 14 14 14 14 14 1 * 15 15 15 15 15 15 15 15 15 9 1 * 17 17 17 17 17 17 17 17 17 11 1 * 18 18 18 18 18 18 18 18 18 12 1 * 19 19 19 19 19 19 19 19 19 1 * 20 20 20 20 20 20 20 20 20 13 1 * Polysilicon gate is patterned before source and drain are created – thereby actually defining the precise location of the channel region and the locations of the source and drain regions. This allows for very precise positioning of the source and drain relative to the gate. Note that can’t completely stop lateral diffusion – accounts for difference between drawn transistor dimensions and actual ones 1 * 21 21 21 21 21 21 21 21 21 14 1 * 22 22 22 22 22 22 22 22 22 15 1 * 23 23 23 23 23 23 23 23 23 1 * 24 24 24 24 24 24 24 24 24 1 * 1 * 1 * * silicon substrate gate contact holes drain source * 完整的简单MOS晶体管结构 silicon substrate source drain gate oxide oxide top nitride metal connection to source metal connection to gate metal connection to drain polysilicon gate doped silicon field