SOPC建立UCOS.doc

Lab 1：如何自己用SOPC Builder建立一個能在DE2-70上跑μC/OS-II的Nios II系統? Abstract本文使用Quartus II、SOPC Builder、Nios II EDS從0開始打造一個能在DE2-70上跑μC/OS-II的Nios II系統，初學者可借此範例熟悉Quartus II、SOPC Builder、Nios II EDS的使用，並且了解基於FPGA的嵌入式系統開發流程。 Introduction使用環境：Quartus II 8.1 + Nios II EDS 8.1 + DE2-70 (Cyclone II EP2C70F896C6N) 為什麼要從0開始建立一個Nios II系統呢? 1.可以自行對SOPC做最佳化。 2.很多範例都是純硬體的Verilog code，需要自行從0開始建立Nios II系統，不能再使用Altera或友晶科技所建立好的Nios II系統。 3.DE2-70並非Altera原廠的開發版，而是友晶科技ODM的版子，很多周邊都與Altera原廠的版子不一樣，所以很多Altera手冊中範例都無法執行，必須要有自己從硬體到軟體建立系統的能力，將來才有辦法將Altera原廠的範例移植到DE2-70上執行並做最佳化。 DE2-70開發版 DE2-70系統架構圖 ? Lab 1系統架構圖最後結果希望在μC/OS-II下實現多執行緒執行，並且LEDG[17:0]能透過軟體被SW[17:0]控制。 Quartus II使用Quartus II建立一個全新的project Step 1：建立一個新project Step 2：Introduction 按Next繼續。 Step 3：輸入project路徑名稱、project名稱與top module名稱 按Next繼續。 Step 4：c:/DE2-70/hello_ucosii目錄尚未建立，是否建立此目錄 按是(Y)繼續。 Step 5：加入既有檔案到project， 由於我們目前還沒有建立任何檔案，所以按Next繼續。 Step 6：選擇FPGA型號 DE2-70使用的FPGA是Cyclone II EP2C70F896C6N，由Altera對FPGA的命名規則可得知：EP2C：Cyclone II70：70家族F：FBGA896：896 pinC6：speed grade 6 按Next繼續。 Step 7：選擇3rd Party的EDA工具 Quartus II支援3rd Part的EDA工具，如ModelSim，若有用到可在此設定，目前沒用到，按 Next繼續。 Step 8：最後的Summary 按Finish完成。 SOPC Builder使用SOPC Builder建立一個全新的Nios II系統 Step 9：啟動SOPC Builder Step 10：輸入System name，並選擇Verilog 選擇Verilog，表示SOPC Builder會將你稍後所設定的ip，以Verilog表示，若你熟悉VHDL，也可以選擇VHDL。這理的設定不限制你日後只能用Verilog或VHDL寫code，因為Quartus II本來就允許你Verilog與VHDL混合編程，也就是說Verilog的module可以使用VHDL的entity，VHDL的entity可以使用Verilog的module，最後都能順利編譯。 注意左上角Device Family為Cyclone II，且右上角clk_0為50.0Mhz，雖然Nios II在DE2-70可以只跑50.0MHz，但這等於是CPU降頻在跑，正常情況下，Nios II在DE2-70可以跑100.0MHz，所以我們接著打算用PLL將clk倍頻成100.0Mhz。 Step 11：加入PLL 產生Nios II CPU與SDRAM所需要的clk，在左側用滑鼠按兩下PLL加入SOPC。 按下Launch Alteras ALTPLL MegaWizard。 Page1 接受預設值即可，按Next繼續。 Page2 接受預設值即可，按Next繼續。 Page3 接受預設值即可，按Next繼續。 Page4 設定CPU所需要的100MHz clk，將Clock multiplication factor設為2，注意Actual settings出現100.000000Mhz。 使用ALTPLL產生clk有一點需注意，並不是任何clk都可以產生，若ATLPLL可以合成的clk，會在上方出現Able to implement the requested PLL。 按Next繼續。 ? Page5 設定SDRAM所需要的100M