数字逻辑与数字系统6-2.pptVIP

数字逻辑与数字系统 湖南科技大学计算机科学与工程学院 主讲：余庆春 Email：fishhead_516@126.com 第六章 时序逻辑电路 本章内容 74LS93 4位二进制计数器 74LS160 同步十进制(加法)计数器 74LS161 4位同步二进制计数器 74LS163 4位二进制计数器, 有同步复位 74LS190 单时钟同步,十进制加减(可逆)计数器 74LS191 同步模16二进制可逆计数器 74LS193 双时钟同步,模16可逆计数器（异步计数器） 74LS290 十进制计数器(2-5-10异步计数器) ① 异步清零。 3.8421BCD码同步加法计数器74160（十进制计数器） 设移位寄存器的初始状态为0000，串行输入数码D=1101，从高位到低位依次输入。其状态表如下： 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 方法1: 利用置数方式,舍掉计数序列最后几个状态,构成九进制计数器. 例：利用置数方式,用74161构成九进制计数器. 当计到1000时，与非门给置数控制端LD送一个置数信号，当第9个计数脉冲到来时将DCBA端的0000送至输出端。 方法2: 利用置数方式,舍掉计数序列最前7个状态,构成九进制计数器. 计数器从0111开始计数，计到1111时，进位输出端RCO输出信号给置数控制端LD，当第9个CP到来时，将DCBA端的0111直接送到输出端，开始新一轮循环。 例：利用置数方式,用74161构成九进制计数器. 0 1 1 1 1 RD 清零 × 0 1 1 1 LD 预置 × × × × 0 × × 0 1 1 EP ET 使能 × ↑ × × ↑ CP 时钟 × × × × d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 0 0 0 0 d3 d2 d1 d0 保 持 保 持 十进制计 数 Q3 Q2 Q1 Q0 输出 工作模式 异步清零 同步置数 数据保持 数据保持 加法计数 74160的功能表 集成计数器 第六章 时序逻辑电路 6.4 寄存器 寄存器按功能划分为基本寄存器和移位寄存器。基本寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可以并入并出、并入串出、串入串出和串入并出等。 寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 边沿触发式D触发器 C D Q 上升沿触发翻转 逻辑符号 波形图 第六章 时序逻辑电路 6.4 寄存器 无论触发器中原来的内容是什么，只要控制时钟脉冲CP上升沿到来，加在数据输入端D的数据就立即被送入进触发器中（Q）。构成1位寄存器。此工作方式称为单拍工作方式。 无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D1～D4，就立即被送入进寄存器中，即有： 如图所示为4位数据寄存器 第六章 时序逻辑电路 6.4 寄存器 数据寄存器 双拍工作方式 （1）清零。CR=0，异步清零。即有： （2）送数。CR=1时，CP上升沿送数。即： （3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。 6.4 寄存器 数据寄存器 第六章 时序逻辑电路 6.4 寄存器 移位寄存器 移位寄存器的逻辑功能： 既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 右移位寄存器 移位寄存器的逻辑功能分类 所谓 “移位”，就是将寄存器所存各位 数据，在每个移位脉冲（CP）的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种： 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 6.4 寄存器 移位寄存器 根据移位数据的输入－输出方式 , 可分为四种电路结构： 串入－串出， 串入－并出， 并入－串出， 并入 – 并出。 FF FF FF FF 串入－串出 入 出 FF FF FF FF 串入－并出 入 出 FF FF FF FF