数字逻辑——PLA.pptVIP

* ROM:与阵列是固定的，是不可编程的，叫做完全译码器，如果有n位地址输入，与阵列就必须存储2n个最小项。或阵列根据需要是可编程的。 ROM的缺点：不使用的最小项占用存储容量。 PLA特点:与阵列、或阵列都是可编程的，不使用的最小项不占用存储容量。 一、PLA的结构与工作原理 地址码 与阵列 字线 或阵列 位线 与阵列存放的不是最小项，而是与项。 与项相加，可编程 逻辑函数不用最小项之和表达式，而是用最简与－或表达式。 例：用PLA实现4位二进制到格雷码的转换。 0 0 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 0 1 1 0 1 1 0 1 0 1 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 Z Y X W D C B A 解： 1、列状态转换真值表 2、写出逻辑函数最简与－或式。 写出与－或表达式有几种方法？ ★卡诺图法。 ★直接观擦法。 W=A X=A⊕B Y=B⊕C Z=C⊕D 地址译码器输出字线是7个与项而不是最小项。 令字线： W=P0 X=P1+P2 Y=P3+P4 Z=P5+P6 格雷码输出： ★4个地址变量，八条线，原、反变量都需要。 ★有几个与项画几条字线。 3、画PLA阵列图 W=P0 X=P1+P2 Y=P3+P4 Z=P5+P6 与阵列存储容量为：8X7=56 或阵列存储容量为：4X7=28 总存储容量为：84 同样一个码制变换电路，ROM占用192个存储单元，而PLA只占用84个存储单元。 用同样的硅片面积PLA可以实现更多逻辑功能。 ★或阵列是与项相加 用PLA实现 组合电路 用触发器网络实现 存储电路 外输入 外输出 内输出 内输入 触发器网络包含若干个触发器，触发器输入接收PLA或阵列输出信号，触发器网络输出反馈到PLA与阵列的输入，与外输入共同决定外输出。 在第四章已经学过同步计数器分析与设计方法。 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 1 1 0 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 1 1 1 0 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 ★首先列出8421BCD同步计数器状态转换表 ★选用D触发器，其特征方程为： 共八个与项 由卡诺图求次态 CP 9 0 0 1 0 0 0 0 1 0 0 1 8 0 0 0 0 0 0 0 0 0 0 1 7 1 1 1 1 0 0 0 1 1 1 0 6 0 0 0 0 0 1 0 0 1 1 0 5 0 0 1 0 0 1 0 1 0 1 0 4 0 0 1 1 0 0 1 0 0 1 0 3 0 1 1 0 0 0 0 1 1 0 0 2 0 1 0 0 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 显示 g f e d c b a A B C D 4D 计数 器 译码器 七段 LED 令：DCBA=Q4Q3Q2Q1 共9个与项 *