数字电路 第4章 (触发器).pptVIP

本章小结： 　　触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 　　触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。 　　各种不同逻辑功能的触发器的特性方程为： RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0 JK触发器： Qn+1=JQn+KQn D触发器： Qn+1=D T触发器： Qn+1=TQn+TQn T＇触发器： Qn+1=Qn 　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 一次变化现象： 而在CP=1期间，输入J出现正向干扰，就有： 在Qn=0，CP=1期间，若J=0，K=×，则Qn+1=0 J=0，K=×→Qm=0 J=1，K=×→Qm=1 干扰 J=0，K=×→Qm=1 干扰过去 CP 时， Qn+1=1 错误 0 1 =1 =× =0→1→0 在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。 一次变化现象降低了主从JK触发器的抗干扰能力。 主从JK触发器在使用时要求J、K信号在CP上升沿前加入，CP=1期间保持不变，CP下降沿时触发器状态发生改变。 带清零端和预置端的主从JK触发器 RD=0，直接置0 0 1 1 1 1 0 0 1 SD=0，直接置1 1 0 0 0 1 1 1 1 带清零端和预置端的主从JK触发器的逻辑符号 S D J CP K R D Q Q S D R D J K J CP K Q Q 曾用符号 国标符号 CP R D S D S 1J 1K R Q Q C1 集成主从JK触发器 低电平有效 低电平有效 CP下降沿触发 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 1J 2K S R S D J 1 J 2 J 3 CP K 1 K 2 K 3 R D Q Q CP 在画主从触发器的波形图时，应注意以下两点： ①触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） ②判断触发器次态的依据是时钟脉冲下降时主触发器的状态。 已知主从JK触发器的输入信号波形如图所示，试画出输出端电压波形。设触发器初始状态为Q=0 2. 动作特点 无论是主从RS触发器还是主从JK触发器，都有以下两个特点： (1) 触发器翻转分两步动作。第一步，CP=1期间主触发器接收输入端（S、R或J、K）信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器状态翻转，所以Q、 端状态的改变发生在CP的下降沿。 (2) CP=1的全部时间里输入信号都将对主触发器起控制作用。 对于主从JK触发器，存在“一次变化”效应。 边沿触发器特点：触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。 包括: 利用CMOS传输门的边沿触发器 维持阻塞触发器 利用传输延迟时间的边沿触发器 4. 4 边沿触发器（边沿触发） 1. 利用CMOS传输门的边沿触发器 由CMOS逻辑门和CMOS传输门组成主从D触发器 触发器的触发翻转分为两个节拍： (1) 当CP为0时，TG1开通，TG2关闭。主触发器接收D信号。 同时，TG3关闭，TG4开通，从触发器保持原状态不变。 (2) 当CP由0变为1时，TG1关闭，TG2开通，主触发器自保持。 同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。 由于引入了传输门，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。 CP D