数字电路域逻辑设计6-3.ppt

* * 6.3 时序逻辑电路设计 6.3.1　同步时序逻辑电路设计的一般步骤 6.3.2　采用小规模集成器件设计同步计数器 6.3.4　采用中规模集成器件实现任意模值 　　　计数（分频）器 6.3.2　采用小规模集成器件设计同步计数器 　　例6-6　设计模６同步计数器。 　　解　第一步：建立原始状态图 S0 S1 S2 S3 S4 S5 /0 /0 /0 /0 /1 /0 图6-3-7 例6-6原始状态图 　　第二步：状态分配 　　由于状态数为6，因此取状态代码位数为3(3级触发器)。令：S0＝000， S1＝001， S2＝011， S3＝111， S4＝110， S5＝100。 　　模６计数器要求有６个记忆状态，且逢六进一，由此可作出原始状态转移图。 设置时序电路的重要步骤是得到状态方程. 表6-3-6 例6-6状态转移表 Z(t) N(t) S(t) 1 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 　　第三步：求状态转移方程 0 1 0 0 1 1 0 00 01 11 10 0 1 0 0 0 1 1 1 1 00 01 11 10 0 1 1 0 0 1 1 0 1 00 01 11 10 0 1 0 0 1 0 0 0 00 01 11 10 0 1 图6-3-8 例6-6次态及输出函数卡诺图 状态转移方程： 输出方程： 0 1 0 1 0 1 0 1 0 1 0 1 1 1 2个偏离态 1 1 1 010 101 000 001 011 111 110 100 图6-3-9 例6-6原始状态图 010 101 (a) (b) 　　第四步：检验自启动特性 　　将偏离态010和101代入状态转移方程，作出状态转移图。 　　代入后发现计数器不具有自启动特性。究其原因是在求解状态转移方程时，将偏离态作为任意态处理，没有确定的转移方向。 　　解决的办法是将某一个偏离态转移到一个确定的有效状态（如011,见状态转换表），再次求解状态转移方程。 1D R C1 CP 1D R C1 1D R C1 1 1 2 3 RD Q1 Q2 Q3 Q2 Z 图6-3-10 例6-6逻辑电路图 　　第五步：选择触发器类型并画逻辑电路图 　　采用D触发器：与状态方程进行比对后，得到以下激励方程： 6.3.4 采用中规模集成器件实现任意模值计数(分频)器 　　应用N进制中规模集成器件实现任意模值M(MN)计数分频器时，主要是从N进制计数器的状态转移表中跳跃(N－M)个状态，从而得到M个状态转移的M计数分频器。主要用二种方法实现:1是利用置零端,2是利用置位端. １．利用置零端的复位法 　　当中规模N进制计数器从S0状态开始计数时，计数脉冲输入M个脉冲后， N进制计数器处于SM状态。如果利用SM状态产生一个清除信号，加到置零端，使计数器返回到S0状态，这样就跳跃了(N－M)个状态，从而实现模值为M的计数分频。 例6-9 利用４位二进制同步计数器实现模10计数分频。 　解　模10计数分频要求在输入10个脉冲后返回到0000，且输出一个脉冲。４位二进制同步计数器共有16个状态，因此需要在计数器的基础上增加判别和清零信号产生电路。当电路状态为1010时，产生清零信号，使得计数器马上清零（异步清零），回到0000状态。 CTRDIV16CT54/74161 LD CTP CTT +CP Q3 Q2 Q1 Q0 1 CP CR D3 D2 D1 D0 G1 vO1 G2 G3 Q Q Z 图6-3-20 例6-9逻辑图 判别电路 清零信号产生电路 　　当第10个脉冲上升沿输入后，计数器状态为1010，vO1=0，使得触发器Q端为0，从而将计数器清零。当计数脉冲下降沿到达后，Q端变为1，清零信号被撤除，且Z端输出一个脉冲。 CP Q0 Q1 Q2 Q3 vO1 图6-3-21 例6-9时序图 10 9 8 7 6 5 4 3 2 1 CR(Q) 　　电路的工作时序： 触发器置0 计数器清0 清0信号被撤除，Z端输出一个进位脉冲 触发器保持 　　可见:1010状态是一个暂态,马上状态复原为0000，计数器实现了十进制：0000---1001 　　清除端复位法归纳： 　　这种方法比较简单，复位信号的产生电路是一种固定的结构形式。只需将计数模值M的二进制代码中1的输出连接至判别电路的输入端，即可实现模值为M的计数分频。