转《明德扬分享》之【状态机的使用】.pdfVIP

转 《明德扬分享》之【状态机的使用】 （本文档由明德扬精心设计，版权归明德扬科教所有，转载请注明出 处，否则明德扬有权追究其法律责任） 1.状态机概述 1.1 状态机的定义及作用 有限状态机FSM(Finite State Machine)简称状态机，通俗地说， 状态机就是把全部的情况分成几个场景，这些场景的工作方式明显不 同。广义而言，因触发器本身就是若干状态的集合，故只要涉及触发 器应用的电路都属于状态机范畴，也即任何时序模型都可以归结为一 个状态机。 状态机是数字系统设计的重要组成部分，对于数字系统设计工程 师，面对的只要是时序电路设计，状态机的概念则是必须贯穿于整个 设计始终的最基本的设计思想和设计方法论。只有从电路状态的角度 去考虑，才能从根本上把握可靠、高效的时序逻辑的设计关键。在现 代数字系统设计中，状态机的设计对系统的高速性能、高可靠性、高 稳定性都具有决定性的作用。 状态机应用广泛（特别是对于操作和控制流程非常明确的系统设 计），在数字通信领域、自动化控制领域、CPU 设计领域等都拥有不 可或缺的重要地位。 1.2 状态机的分类 按照不同的标准，状态机也有多种不同的分类形式，主要有以下 几种： 1) 以状态机的信号输出方式分，有Mealy 型和Moore 型两种状态 机。Mealy 型状态机输出由当前状态和输入共同确定，Moore 型状态机 输出则仅取决于当前状态。 2) 以状态机的描述结构上分，有一段式、两段式、三段式三种类 型状态机。 l 将整个状态机写到1 个进程模块里，在该模块中既描述 状态转移又描述状态的输入输出，称为一段式描述方法，即所谓的单 进程状态机； l 一个模块用同步时序描述状态转移，另一个模块用组合 逻辑判断状态转移条件、描述状态转移规律及逻辑输出，称为两段式 描述方法； l 一个模块采用同步时序描述状态转移，第二个采用组合 逻辑判断状态转移条件，描述状态转移规律，第三个模块使用同步时 序电路描述每个状态的输出，该写法称为三段式写法。 3) 以状态机的编码方式上分，有顺序编码状态机、一位热编码状 态机等。 2. 状态机设计的优化 满足功能特性和速度要求是状态机设计的基本指标，在基本指标 满足的前提下，状态机的安全性和稳定性也是重要的考核内容。 2.1 状态机毛刺的产生与消除 毛刺的产生，一方面由于状态机中包含有组合逻辑进程，使得输 出信号在时钟的有效边沿产生毛刺；另一方面当状态信号是多位值的 时候，由于传输延迟的存在，各信号线上的值发生改变的时间会有先 后，使得状态迁移的时候出现临时状态。当状态机的输出信号作为其 他功能模块的控制信号使用时, 将会使受控模块发生误动作, 造成系统 工作混乱。因此，在这种情况下必须通过改变设计消除毛刺。 消除状态机输出信号的“ 毛刺”一般可从一下几点改进: 1) 在电路设计时，选用延迟时间较小的器件，且尽可能采用级数 少的电路结构；或者把时钟信号引入组合进程，用时钟来同步状态迁 移，保证了输出信号没有毛刺,但这样增加了输出寄存器, 硬件开销增 大, 这对于一些寄存器资源较少的目标芯片是不利的；而且还会限制系 统时钟的最高工作频率; 由于时钟信号将输出加载到附加的寄存器上, 所以在输出端得到信号值的时间要比状态的变化延时一个时钟周期。 2) 调整状态编码, 使相邻状态间只有1 位信号改变，避免毛刺的 产生。 3) 直接把状态机的状态码作为输出信号,即采用状态码直接输出型 状态机, 使状态和输出信号一致, 使得输出译码电路被优化掉了。这种 方案, 占用芯片资源少, 信号与状态变化。 另外，状态机中还存在竞争问题。有限状态机的竞争现象是指由 于敏感信号的频繁变化导致状态机在同一个节拍内多次改变状态，影 响电路的正常工作。当输出信号反馈回来作为输入信号的时候，就会 发生竞争。这里要指出的是在综合前模拟的时候往往不能发现描述中 潜在的竞争现象，只有在综合后，竞争才会完全暴露出来。消除竞争 的办法是把造成竞争的信号从敏感信号表中除去，而改成由时钟信号 来触发进程，这样就使状态一个节拍只改变一次，这样的设计也是我 们明德扬规范的基本要求，只要遵循明德扬规范进行设计，状态机竞 争问题就不会存在。 2.2 明德扬状态机设计准则 状态机设计有很多的标准，