verilog语法2课件.pptVIP

  1. 1、本文档共49页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
verilog语法2课件

第二讲 Verilog 语法;2.1 模块module;module能够表示: 物理块,如IC或ASIC单元 逻辑块,如一个CPU设计的ALU部分 整个系统 每一个模块的描述从关键词module开始,有一个名称(如SN74LS74,DFF,ALU等等),由关键词endmodule结束。;端口(Terminal);端口列表和端口声明;也可以采用类似ANSI C格式来声明端口;module adder ( cout,sum,a,b,cin ); input [2:0] a,b; input cin; output cout; output [2:0] sum; assign {cout,sum}=a+b+cin; endmodule;例SR触发器模块;D触发器模块;4位寄存器设计;可以将模块的实例通过端口连接起来构成一个大的系统或元件。 在上面的例子中,REG4有模块DFF的四个实例。注意,每个实例都有自己的名字(d0, d1, d2, d3)。实例名是每个对象唯一的标记,通过这个标记可以查看每个实例的内部。 实例中端口的次序与模块定义的次序相同。 模块实例化与调用程序不同。每个实例都是模块的一个完全的拷贝,相互独立、并行。;.端口与外部信号的连接;当设计大规模系统时,端口太多,记住端口顺序不大可能,可以采用按名连接方法。;2.2 Verilog 语法要素;1.标识符(identifiers);合法和非法标识符 ;2.关键词;3.空白符和注释;4.整数常量和实数常量;整数常量和实数常量;5.字符串(string);6.延时说明#;7. 操作符;算术操作符;相等关系操作符;逻辑操作符;按位操作符;移位操作符;连接和复制操作;2.3 Verilog的数据类型及逻辑系统;1.Verilog采用的四值逻辑系统;2.主要数据类型;(1)net(线网);net类的类型(线网);net类的类型(线网);net类在发生逻辑冲突时的决断;(2)寄存器类 (register);寄存器类的类型;(3)Verilog中net和register区别;寄存器类型通常用于对存储单元的描述,如D型触发器、ROM等。存储器类型的信号当在某种触发机制下分配了一个值,在分配下一个值之时保留原值。 reg 是最常用的寄存器类型,表示无符号整数变量。 但必须注意的是,reg 类型的变量,不一定都是存储单元,如在always 语句中进行描述的必须用reg 类型的变量。 寄存器类型的值可取负数,但若该变量用于表达式的运算中,则按无符号类型处理;(4)Verilog中net和register声明语法;Verilog中net和register声明语法;(5)端口的数据类型选择;a.输入端口 从模块内部来讲,输入端口必须为线网(net)数据类型; 从模块外部来看,输入端口可以连接到线网(net)或reg数据类型的变量。;//D 触发器 module D_FF (d, clk,clr,q,qb); output q, qb; input d,clk,clr; reg q, qb;//输出端口q, qb值保存 . . . endmodule ;//D 触发器 module Top reg s1,s2,a,b; wire c; //调用D_FF模块,这里命名为dff0 D_FF dff0 (a, b,c,s1,s2); ………… endmodule ;4.参数(parameters);(5)寄存器数组(Register Arrays);存储器寻址(Memory addressing)

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档