一个用于背板通信的24Gb／s高速自适应组合均衡器.PDF

第７期 电　　子　　学　　报 Ｖｏｌ．４５　Ｎｏ．７ ２０１７年７月 ＡＣＴＡＥＬＥＣＴＲＯＮＩＣＡＳＩＮＩＣＡ Ｊｕｌ．　２０１７ 一个用于背板通信的２４Ｇｂ／ｓ高速 自适应组合均衡器 张明科，胡庆生 （东南大学射频与光电集成电路研究所，江苏南京２１００９６） 　　摘　要：　本文介绍了应用于背板通信系统中均衡器的设计与实现．该均衡器采用连续时间线性均衡器（Ｃｏｎｔｉｎｕ ｏｕｓＴｉｍｅＬｉｎｅａｒＥｑｕａｌｉｚｅｒ，ＣＴＬＥ）和２抽头判决反馈均衡器（ＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋＥｑｕａｌｉｚｅｒ，ＤＦＥ）的组合结构来消除信道 码间干扰中的前标分量和后标分量．在设计中，ＣＴＬＥ采用双路均衡器结构补偿信道不同频率的损耗，减小了电路的 面积和功耗；ＤＦＥ采用半速率预处理结构来缓解传统 ＤＦＥ结构中关键反馈路径的时序限制，并采用模拟最小均方 （ＬｅａｓｔＭｅａｎＳｑｕａｒｅ，ＬＭＳ）算法电路控制ＤＦＥ系数的自适应．电路采用ＩＢＭ０１３ｍＢｉＣＭＯＳ工艺设计并实现，测试结 μ 果表明对于经过１８英寸背板后眼图完全闭合的２４Ｇｂ／ｓ的信号，均衡后的眼图水平张开度达到了０８１ＵＩ．整个均衡器 ２ 芯片包括焊盘在内的芯片面积为０７８×０８ｍｍ，在３３Ｖ的电源电压下，功耗为６２４ｍＷ． 关键词：　背板通信；连续时间线性均衡器 （ＣＴＬＥ）；判决反馈均衡器 （ＤＦＥ）；码间干扰 （ＩＳＩ） 中图分类号：　ＴＮ４３３　　　文献标识码：　Ａ　　　文章编号：　０３７２２１１２（２０１７）０７１６０８０５ 电子学报ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｅｊｏｕｒｎａｌ．ｏｒｇ．ｃｎ　 ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．０３７２２１１２．２０１７．０７．００９ Ａ２４Ｇｂ／ｓＨｉｇｈＳｐｅｅｄＡｄａｐｔｉｖｅＣｏｍｂｉｎｅｄＥｑｕａｌｉｚｅｒｆｏｒ ＢａｃｋｐｌａｎｅＣｏｍｍｕｎｉｃａｔｉｏｎ ＺＨＡＮＧＭｉｎｇｋｅ，ＨＵＱｉｎｇｓｈｅｎｇ （ＩｎｓｔｉｔｕｔｅｏｆＲＦ＆ＯＥＩＣｓ，ＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙ，Ｎａｎｊｉｎｇ，Ｊｉａｎｇｓｕ２１００９６，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：　Ｔｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓｔｈｅｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｅｑｕａｌｉｚｅｒｉｎｔｈｅｂａｃｋｐｌａｎｅｃｏｍｍｕｎｉｃａｔｉｏｎｓｙｓｔｅｍ． Ｔｈｅｅｑｕａｌｉｚｅｒｕｓｅｓａｃｏｍｂｉｎａｔｉｏｎｏｆｃｏｎｔｉｎｕｏｕｓｔｉｍｅｌｉｎｅａｒｅｑｕａｌｉｚｅｒ（ＣＴＬＥ）ａｎｄ２ｔａｐｄｅｃｉｓｉｏｎｆｅｅｄｂａｃｋｅｑｕａｌｉｚｅｒ（ＤＦＥ） ｔｏｃａｎｃｅｌｂｏｔｈｐｒｅｃｕｒｓｏｒａｎｄｐｏｓｔｃｕｒｓｏｒｓＩＳＩ．Ｉｎｔｈｅｄｅｓｉｇｎ，ＣＴＬＥｃｏｍｐｅｎｓａｔｅｓｗｉｔｈｄｉｆｆｅｒｅｎｔｆｒｅｑｕｅｎｃｉｅｓｏｆｔｈｅｌｏｓｓｏｆｔｈｅ ｃｈａｎｎｅｌｂｙｅｍｐｌｏｙｉｎｇｓｐｌｉｔｐａｔｈｅｑｕａｌｉｚｅｒ，ｒｅｄｕｃｅｄｔｈｅｃｉｒｃｕｉｔａｒｅａａｎｄｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎ．Ａｈａｌｆｒａｔｅｓｐｅｃｕｌａｔｉｖｅａｒｃｈｉｔｅｃ ｔｕｒｅｉｓａｄｏｐｔｅｄｔｏｉｍｐｒｏｖｅｔｈｅｔｒａｎｓｍｉｔｔｅｄｄａｔａｒａｔｅｉｎＤＦＥｂｙｒｅｌａｘｉｎｇｔｈｅｔｉｍｉｎｇｃｏｎｓｔｒａｉｎｔｏｎｔｈｅｆｉｒｓｔｆｅｅｄｂａｃｋｐａｔｈ．Ａｎ ａｎａｌｏｇｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｔｈｅＬＭＳａｌｇｏｒｉｔｈｍｉ