低功耗便携式数字音频广播收音机中AAC LC 解码器的设计优化AAC.PDF

第33 卷第5 期 电 子 与 信 息 学 报 Vol.33No.5 2011 年5 月 Journal of Electronics Information Technology May 2011 低功耗便携式数字音频广播收音机中AAC LC 解码器的设计优化 陆明莹 张丽丽* 王国裕 张红升 李良威 (重庆邮电大学微电子工程重点实验室 重庆 400065) 摘 要：针对目前数字音频广播(DAB)收音机中DSP 软件AAC+解码器功耗大的问题，该文提出了低功耗AAC LC 解码器的 ASIC 设计，以极低的硬件代价完成了最基本的 DAB+节目解码，加入 DAB 解码芯片后巧妙地实现了 DAB+和DAB 两种不同标准的兼容。该文设计优化了反量化与IMDCT 算法，使用了分时工作法，从而实现了低 功耗。该设计的系统时钟为16.384 MHz，采用0.18 μm CMOS 工艺，功耗约为6.5 mW，并与DAB 信道解码结 2 合，通过了FPGA 开发板上的实时验证，且完成了芯片的版图设计，芯片面积为14 mm 。 关键词：AAC LC 解码器；数字音频广播(DAB)收音机；ASIC 设计；FPGA 验证；芯片版图 中图分类号：TN764 文献标识码： A 文章编号：1009-5896(2011)05-1229-05 DOI: 10.3724/SP.J.1146.2010.01028 AAC LC Decoder Design Optimization for Low-power Portable DAB Radio Lu Ming-ying Zhang Li-li Wang Guo-yu Zhang Hong-sheng Li Liang-wei (Key Lab of Microelectronics Engineering, Chongqing University of Posts and Telecommunications, Chongqing 400065, China) Abstract: In view of high power consumption of current Digital Audio Broadcasting (DAB) radio’s AAC+ decoder implemented in DSP processor, this paper proposes an ASIC design of low-power AAC LC decoder. The design achieves the most basic decoding DAB+ program with very low hardware cost, and realizes skillfully the compatibility of two different standards DAB+ and DAB after adding to the DAB decoder chip. In order to achieve low power consumption, this design optimizes the inverse quantization and IMDCT algorithm and uses the time-sharing method. The system clock runs at 16.384 MHz, adopts 0.18 μm CMOS technology, and power consump