用Calibre工具对FFT芯片进行物理验证.pdfVIP

电子科技2008年第2l卷第3期 用Calibre工具对 FFT芯片进行物理验证 王仁平，于 映 (福州大学物理与信息学院，福建福州 350002) 摘 要 F兀芯片在Astro工具中版图设计一旦完成，必须进行设计规则检查以确保版图设计的正确性。违 反规则的版图设计将成为电路生产的隐患，因此，必须在sign—off之前检查出并改正。介绍了如何使用Mentor 公司Calibre工具对Astro工具导出F 芯片的GDSII文件进行设计规则检查、天线规则检查、电学规则检查和版 图与电路图一致性检查，并对检查中出现的问题提出相应的解决办法。 关键词 Calibre；物理验证；设计规则检查；版图与原理图一致性检查 中图分类号 TN402 文献标识码 A 文章编号 1007—7820(2008)03—016—05 Physical Verification in FFT Layout with Calibre Wang Renping，Yu Ying (College of Physics and Information Engineering，Fuzhou University，Fujian 350002，China) Abstract Once the layout of n chip is done with Astro．the DRC must be run to make sure that the layout iS correct．Layouts that violate the rules may cause troubles in later circuit production．So the faults should be detected and repaired in the layout before sign—off．This paper describes how to use Calibre of Men- tor to run DRC(Design Rule Check)，antenna rule check，ERC(Electrical Rule Check)and LVS(Layout Ver- SUS Schematic)in the GDSII file which is exported from Astro．The solutions to the detected faults are also presented． Keywords Calibre；physical verification；design rule check；layout versus schematic 随着芯片集成度和规模的不断提高，在设计 工厂采用为深亚微米集成电路的物理验证工具， 的各个层次上所需运行的验证也相应增多，其中 正在成为设计公司的设计与半导体制造公司交接 将布完线后输出的GDSII文件进行设计规则检查 的标准框架，因此采用Calibre工具对FFT芯片进 (DRC)和版图与原理图一致性检查(LVS)变得非 行物理验证。文中FFT芯片是l6位的128点FF1 常重要，它对于消除错误、降低设计成本和减少 IFFT定点处理器，该处理器主要应用于基于 设计失败的风险具有重要作用…。基于Calibre的 OFDM的UWB系统，采用了N=4：Ic 4：Ic 4：Ic 2的算 DRC和LVS使用方式灵活快捷、验证准确、精度 法实现定点的FFT运算，采用了两级流水线的结 高、结果浏览一目了然，而且目前Calibre工具已 构：3级的基一4运算和1级的基一2运算；设计 经被众多设计公司、单元库和IP开发商、晶圆代 时钟频率为62 MHz，采用 SMIC 0．18urn 1PSM