计算机系统架构 4.pptVIP

第四章 指令级并行;4.1 指令级并行的概念;4.1 指令级并行的概念;4.1 指令级并行的概念;4.1 指令级并行的概念;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;基于Tomasulo算法的MIPS处理器浮点部件的基本结构;1）保留站（reservation station） 每个保留站中保存一条已经流出并等待到本功能部件执行的指令（相关信息）。 包括：操作码、操作数以及用于检测和解决冲突的信息。 在一条指令流出到保留站的时候，如果该指令的源操作数已经在寄存器中就绪，则将之取到该保留站中。 如果操作数还没有计算出来，则在该保留站中记录将产生这个操作数的保留站的标识。 浮点加法器有3个保留站：ADD1，ADD2，ADD3 浮点乘法器有两个保留站：MULT1，MULT2 每个保留站都有一个标识字段，唯一地标识了该保留站。 ;2）公共数据总线CDB 所有功能部件的计算结果都是送到CDB上，由它把这些结果直接送到（播送到）各个需要该结果的地方。 3）load缓冲器和store缓冲器 存放读/写存储器的数据或地址 4）浮点寄存器FP 共有16个浮点寄存器：F0，F2，F4，…，F30。 它们通过一对总线连接到功能部件，并通过CDB连接到store缓冲器。 5）指令队列 指令部件送来的指令放入指令队列 指令队列中的指令按先进先出的顺序流出 6）运算部件 浮点加法器完成加法和减法操作 浮点乘法器完成乘法和除法操作;4.2 指令的动态调度;MUL FO,F2,F4 ADD F2,F0,F6 SUB F6,F8,F4 ;MUL FO,F2,F4 ADD F2,F0,F6 SUB F6,F8,F4 ;MUL FO,F2,F4 ADD F2,F0,F6 SUB F6,F8,F4 ;MUL FO,F2,F4 ADD F2,F0,F6 SUB F6,F8,F4 ;4.2 指令的动态调度;4.2 指令的动态调度;4.2 指令的动态调度;3. Tomasulo算法举例 每个保留站有以下6个字段：（P121 图4.2） Busy：为“yes”表示本保留站或缓冲单元“忙”。 Op：要对源操作数进行的操作。 Vj，Vk：源操作数的值。 Qj，Qk：将产生源操作数的保留站号。 等于0表示操作数已经就绪且在Vj或Vk中，或者不需要操作数。 对于每一个操作数来说，V或Q字段只有一个有效。 A：仅load和store缓冲器有该字段。开始是存放指令中的立即数字段，地址计算后存放有效地址。 Qi：寄存器状态表。 每个寄存器在该表中有对应的一项，用于存放将把结果写入该寄存器的保留站的站号。 为0表示当前没有正在执行的指令要写入该寄存器，也即该寄存器中的内容就绪。;4.2 指令的动态调度;4.2 指令的动态调度;名称 ;4.3 动态分支预测技术;4.3 动态分支预测技术;4.3 动态分支预测技术;4.3 动态分支预测技术;4.3 动态分支预测技术;4.3 动态分支预测技术;4.3 动态分支预测技术; 2.采用BTB后，在流水线各个阶段所进行的相关操作： ;4.3 动态分支预测技术;4.3 动态分支预测技术;写结果段 把前瞻执行的结果写到ROB中； 通过CDB在指令之间传送结果，供需要用到这些结果的指令使用。 指令确认段 在分支指令的结果出来后，对相应指令的前瞻执行给予确认。 如果前面所做的猜测是对的，把在ROB中的结果写到寄存器或存储器。 如果发现前面对分支结果的猜测是错误的，那就不予以确认，并从那条分支指令的另一条路径开始重新执行。 ;支持前瞻执行的浮点部件的结构;4.4 多指令流出技术;4.4 多指令流出技术;2. 多流出处理机 一个时钟周期内流出多条指令， CPI＜1。 有多套（m）指令部件（取指部件和译码部件），能在每个时钟周期同时取出多条指令，并同时对多条指令进行译码。 ;4.4 多指令流出技术;4.4 多指令流出技术;4.4 多指令流出技术;2. 超长指令字VLIW（Very Long Instruction Word） 依靠编译器把能并行执行的多条指令组装成一条很长的指令（100多位到几百位），并设置多个功能部 件。指令字被分割成一些字段，每个字段称为一个操作槽，直接独立地控制一个功能部件。;4.4 多指令流出技术;三. 多流出流水线的调度问题（例子说明）; （1）顺序发射顺序完成;（2）顺序发射乱序完成;（3）乱序发射乱序完成;四、超流水线处理机 在一个时钟周期内能够分时发射多条指