东北石油大学-单片机课程设计-8位竞赛抢答器.docVIP

目录 第1章 绪论 1 1.1 设计目的 1 1.2 设计原理 1 1.3 设计方案 1 第2章 系统结构及主要元器件 2 2.1 系统结构 2 2.2 主要元器件 2 第3章 硬件设计 4 3.1 时钟及复位电路 4 3.2 选手抢答电路 4 3.3 显示电路 5 3.4 开始、复位及蜂鸣器电路 5 3.5 硬件总图 6 第4章 软件设计 7 4.1 程序设计总流程 7 4.2 中断服务子程序流程 8 4.3 蜂鸣器报警程序流程 8 第5章 系统仿真及调试 9 5.1 利用Keil软件进行程序调试 9 5.2 利用Proteus进行系统仿真 9 结论 11 参考文献 12 附录 13  第1章 绪论 1.1 设计目的 抢答器作为一种工具，已广泛应用于各种竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低。作为一个普通企业，每年使用的次数极少，往往因长期存放使抢答器的电子器件损坏，再购置的麻烦和及时性就会影响活动的开展，故一个好的抢答器应具有价格低廉，体积较小，易于操作等特点。为满足上述要求设计了本抢答器。 1.2 设计原理 通过键盘改变抢答的时间，原理与闹钟时间的设定相同，将定时时间的变量置为全局变量后，通过键盘扫描程序使每按下一次按键，时间加1（超过30时置0）。同时单片机不断进行按键扫描，当参赛选手的按键按下时，用于产生时钟信号的定时计数器停止计数，同时将选手编号（按键号）和抢答时间分别显示在LED上。 1.3 设计方案 抢答器可同时供8名选手比赛。设置一个抢答控制开关S，开关由主持人控制。抢答器具有锁存与显示功能并能定时抢答，一次抢答的时间由主持人设定。当主持人启动“开始”键后，定时器进行减计时，同时扬声器响一下，时间为0.5s左右。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，系统报警并禁止抢答，定时显示器上显示00。 图1-1 设计方案方框图 第2章 系统结构及主要元器件 2.1 系统结构 根据本设计要求，系统结构应具有抢答功能、倒计时功能、时间及选手编号显示功能以及能让单片机正常运行的基本电路。设计系统结构如图2-1所示。 图2-1 总体设计思路图 2.2 主要元器件 2.2.1 80C51单片机 80C51单片机的片内RAM容量、I/O端口系统扩展能力以及指令系统和CPU的处理功能都非常强.80C51单片机的主要功能如下：8位CPU、片内128B RAM、片内4KB ROM/EPROM、特殊功能寄存器区、2个优先级的5个中断源结构、4个8位并行I/O口（P0～P3）、2个16位定时器/计数器、64KB外部数据存储器地址空间、64KB外部程序存储器地址空间等。80C51引脚图如图2-2所示。 图2-2 80C51单片机引脚图 2.2.2 7SEG-MPX4-CC数码管 数码管按段数可分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元，也就是多一个小数点（DP）这个小数点可以更精确的表示数码管想要显示的内容. 按发光二极管单元连接方式可分为共阳极数码管和共阴极数码管。7SEG-MPX4-CC数码管采用共阴极的形式显示四位阿拉伯数字。其中A~G引脚分别显示一位数字的某一部分，DP引脚显示小数点，1~4引脚分别控制显示四个数字。7SEG-MPX4-CC引脚图如图2-3所示。 图2-3 7SEG-MPX4-CC数码管引脚图 2.2.3 74LS373锁存器 74LS373是常用的锁存器芯片，它实质是一个是带三态缓冲输出的8位触发器。D0~D7为数据输入端，Q0~Q7为数据输出端其引脚图如图2-4所示。 当三态允许控制端OE为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，Q0～Q7呈高阻态。当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电平时，D被锁存。 图2-4 74LS373锁存器引脚图 第3章 硬件设计 根据抢答器的设计要求，硬件设计包括：抢答电路、晶振电路、复位电路、显示电路、开关控制电路及报警电路。 3.1 时钟及复位电路 时钟电路使用的是单片机内部的时钟电路，晶振的频率为12MHZ，提供80C51的时钟脉冲使80C51工作。复位电路使用的是按键与上电复位，复位电路使单片机初始化，使单片机重新开始执行程序。当复位开关按下RST由低电平变为高电平，则程序从头开始执行。时钟及复位电路电路图如图3-1所示。 图3-1 时钟及复位电路电路图 3.2 选手抢答电路 设计中选择80C51的P1口作为选手抢答的输入按键引脚，P1.0至P1.7轮流输出低电平，给P1.0至P1.7分别为编号1至8的选手。当选手按下按钮时，P1端口的电平变化并