EDA技术概述题库.pptVIP

* * * * * * 传统的的电子设计方法通常是自底向上的，即首先确定构成系统的最底层的电路模块或元件的结构和功能，然后根据系统的功能要求，将它们组合成更大的功能块，使它们的结构和功能满足高层系统的要求。以此流程，逐步向上递推，直至完成整个目标系统的设计。 例如对于一般的电子系统设计，必须首先决定使用的器件类别和规格，如74系列的器件、某种RAM和ROM、某类CPU或单片机、某些专用功能芯片等；然后是构成多个功能模块，如数据采集控制模块、信号处理模块、数据交换和接口模块等，直至最后利用它们完成整个系统的设计。 例如对于ASIC设计，则是根据系统的功能要求，首先从绘制硅片版图开始，逐级向上完成版图级、门级、RTL级、行为级、功能级，直至系统级的设计。 自底向上的设计方法的特点是必须首先关注并致力于解决最底层硬件的可获得性，以及它们的功能特性方面的诸多细节问题，在整个逐级设计和测试过程中，始终必须顾忌具体目标器件的技术细节。在这个设计过程中任一时刻，最底层目标器件的更换，或某些技术参数不满足总体要求，或缺货，或由于市场竞争的变化，临时提出降低系统成本，提高运行速度等不可预测的外部因素，都将可能使前面的工作前功尽弃。 自底向上的设计方法，在某些情况下，是一种低效、低可靠性、费时费力，且成本高昂的设计方法。 在电子设计领域，自顶向下设计方法只有在EDA技术得到快速发展和成熟应用的今天才成为可能。自顶向下方法的有效应用必须基于功能强大的EDA工具、具备集系统描述、行为描述和结构描述功能为一体的HDL硬件描述语言，以及先进的ASIC制造工艺和FPGA开发技术。当今，自顶向下的设计方法已是EDA技术的首选设计方法，是ASIC或FPGA开发的主要设计手段。 在EDA技术应用中，自顶向下的设计方法就是在整个设计过程中各设计环节逐步求精的过程。一个项目的设计过程包括从自然语言说明到HDL的系统行为描述、系统的分解、RTL模型的建立、门级模型产生，到最终的可以物理布线实现的底层电路，就是从高抽象级别到低抽象级别的整个设计周期。后端设计还必须包括涉及硬件的物理结构实现方法和测试（仍然利用计算机完成）。 应用HDL进行自顶向下的设计，就是使用HDL模型在所有综合级别上对硬件设计进行说明、建模和仿真测试。主系统和子系统最初的功能要求在HDL里体现为可以被HDL仿真程序验证的可执行程序。由于综合工具可以将高级别的模型转化为门级模型，所以整个设计过程基本是由综合工具自动完成的。人为介入的方式只是根据仿真的结果和优化的指标来控制逻辑综合的方式和指向。因此，在设计周期中，要根据仿真的结果进行优化和升级，以及对模型及时的修改，以改进系统或子系统的功能，更正设计错误，提高目标系统的工作速度，减小面积耗用，降低功耗和成本等。或者启用新技术器件或新的IP核。在这些过程中，由于设计的下一步是基于当前的设计，即使发现错误或作新的修改，也不妨碍整体的设计效率。此外，HDL优秀的可移植性，EDA平台的通用性以及与硬件结构的无关性，使得前期的设计可以容易地应用于新的设计项目，则项目设计的周期可以显著缩短。因此，EDA设计方法里十分强调将前一个HDL模型重用的方法。此外随着设计层次的降低，在低级别上使用高级别的测试包来测试模型也很重要并有效。 自顶向下的设计方法能使系统被分解为各个模块的集合之后，可以对设计的每个独立模块指派不同的工作小组。这些小组可以工作在不同的地点，甚至分属不同的单位，最后将不同的模块集成为最终的系统模型，并对其进行综合测试和评估。 在自顶向下的设计过程中，高层设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细的描述在下一设计层次说明，最底层的设计才涉及具体的寄存器和逻辑门电路等实现方式的描述。 采用自顶向下设计方法需遵循两条原则：逐层分解功能和分层次进行设计。在各设计层次上，考虑相应的仿真验证问题。 自底而上： 流程 基本门（电路与版图）?逻辑组合?功能模块?子系统?系统总成 基于原理图，与实现工艺有关，要求设计者有微电子背景 特点 优点：底层优化程度高，设计中大规模集成电路时的经济性好 缺点：整体把握性差，修改困难，工作量大，设计周期长，自动化程度低，资料不可重用，难以设计超大规模系统 自顶向下： 流程 系统设计?行为设计?RTL级设计?逻辑综合（依赖EDA工具完成）?门级网表?工艺实现（依赖工艺库完成，ASIC和FPGA） 基于HDL语言，RTL之前与实现工艺无关，顶层设计可无微电子背景 特点 优点：整体把握好，顶层优化程度高，逐级仿真，及时修正，设计周期短，自动化程度高，资料可重用，适合超大规模系统设计（10万门） 缺点：依赖EDA工具，依赖底层工艺库，设计中大规模经济性不好 * * 逻辑综合：从RTL级表述转换到逻辑门级（包括触发