wjyl教程04改过.pptVIP

第4章 第4章：微机总线 教学重点 总线的数据传输 8088的基本引脚 8088的总线时序 4.1 总线技术 计算机系统的总线结构 以总线作为信息传输的公共通道 总线结构的特点 通过总线相互连接、实现数据传输 组态灵活、易于扩展等 广泛应用的总线都实现了标准化 便于在互连各个部件时遵循共同的总线规范 4.1.1 总线类型 芯片总线（Chip Bus） 芯片级互连，大规模集成电路芯片内部，或系统中各种不同器件连接在一起的总线 局部总线（Local Bus）、片内总线 内总线（Internal Bus） 模板级互连，主机内部功能单元（模板）间连接的总线 板级总线、母板总线，或系统总线 系统总线（System Bus）是微机系统的主要总线 外总线（External Bus） 设备级互连，微机与其外设或微机之间连接的总线 过去，指通信总线 现在，常延伸为外设总线 4.1.2 总线的数据传输 主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 1. 总线操作 总线请求和仲裁（Bus request Arbitration） 使用总线的主模块提出申请 总线仲裁机制确定把总线分配给请求模块 寻址（Addressing） 主模块发出将要访问的从模块地址信息以及有关命令，启动从模块 数据传送（Data Transfer） 源模块发出数据，经数据总线传送到目标模块 结束（Ending） 数据、地址、状态、命令信息均从总线上撤除，让出总线 2. 总线仲裁 总线仲裁：决定当前控制总线的主设备 集中仲裁 系统具有中央仲裁器（控制器） 负责主模块的总线请求和分配总线的使用 分布仲裁 各个主模块都有自己的仲裁器和唯一的仲裁号 主模块请求总线时，发送其仲裁号 比较各个主设备仲裁号决定 3. 同步方式 同步时序 总线操作过程由共用的总线时钟信号控制 适合速度相当的器件互连总线，否则需要准备好信号让快速器件等待慢速器件（半同步） 处理器控制的总线时序采用同步时序 异步时序 总线操作需要握手联络（应答）信号控制 传输的开始伴随有启动（选通或读写）信号 传输的结束有一个确认信号，进行应答 操作周期可变、可以混合慢速和快速器件 4. 传输类型 读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送） 给出起始地址，将固定块长的数据一个接一个地从相邻地址读出或写入 写后读（Read-After-Write） 先写后读同一个地址单元，适用于校验 读修改写（Read-Modify-Write） 先读后写同一个地址单元，适用共享数据保护 广播（Broadcast） 一个主设备对多个从设备的写入操作 5. 性能指标 总线宽度 总线能够同时传送的数据位数 位数越多，一次能够传送的数据量越大 总线频率 总线信号的时钟频率 时钟频率越高，工作速度越快 总线带宽（Bandwidth） 单位时间传输的数据量 总线带宽越大，总线性能越高 总线带宽 总线带宽＝总线传输速率＝吞吐率 总线带宽＝传输的数据量÷需要的时间 常用单位 每秒兆字节（MB/s） 每秒兆位（Mb/s）或每秒位（bps） 4.2 8088的引脚信号 请特别关注以下几个方面： 4.2.1 8088的两种组态模式 两种组态构成两种不同规模的应用系统 最小组态模式 构成小规模的应用系统 8088本身提供所有的系统总线信号 最大组态模式 构成较大规模的应用系统 两种组态下的内部操作并没有区别 8088的引脚图 4.2.2 地址/数据信号 AD7 ~ AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7 ~ A0 其他时间用于传送8位数据D7 ~ D0 4.2.2 地址/数据信号（续1） A15 ~ A8（Address） 中间8位地址引脚，输出、三态 这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15 ~ A8 4.2.2 地址/数据信号（续2） A19/S6 ~ A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期输出高4位地址A19 ~ A16 在访问外设的第一个时钟周期全部输出低电平无效 其他时间输出状态信号S6 ~ S3 4.2.3 读写控制信号 用于控制存储器或I/O端口进行数据传输 1. 基本读写引脚 ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7 ~ AD0和A19/S6 ~ A16/S3正在传送地址信息 由于地址信息在这些复用引脚上出现的