数字电路基础_D04-04边沿触发器.docVIP

4.4边沿触发器 主从JK触发器一次翻转的内在原因是，CP＝l时触发器可随时接收输入信号及干扰信 号，但是不论输入信号变化多少次，由于输出信号的反馈作用，形成自锁通路，使主触发器具有记忆能力，而把接收的信号或于扰记忆下来(一次翻转)，直到CP下降沿来到时传送给从触发器，造成误翻。如果触发器的输出态仅仅取决于CP信号下降沿(或上升沿)到达时刻输入信号的状态，而在此之前或之后输人信号的变化对触发器的输出没有影响，可提高抗干扰能力。可以考虑在主触发器开放时，暂时去掉它的记忆功能、切断其自锁通路，即断开反馈线，如CMOS边沿触发器；也可以用TTL边沿触发器的结构形式，如维持阻塞型触发器，利用传输延迟时间的TTL边沿触发器。 4.4.1 CMOS边沿触发器 1．电路结构 CMOS边沿D触发器如图4-4-1所示。 由图中可以看出，CMOS边沿D触发器的主从触发器结构相同，都由基本触发器和传输 门组成。传输门TGl、TG2分别控制主从触发器开放或封锁，传输门TG2、TG4则分别控制 基本触发器自锁线路的通断。图中CP和CP非是互相反相的时钟脉冲，由它们控制传输门的通或断。 从电路形式上看，CMOS边沿D触发器与主从触发器类似，但其工作原理与主从触发器 完全不同。 2．工作原理 (P155) 当CP＝0、CP非＝1时，TGl通、TG2断，主触发器开放，但因TGI断而失去自锁作用，Gl、G2变成两个串接的非门。D信号经两次反相到达Qm端，所以Qm＝D。这时D信号变化，Qm 跟随变化，不会因“一次翻转”而把D信号的变化(或干扰)记忆下来，因此整个D触发器不会误翻。同时TG3断，TGd通，使从触发器封锁，从触发器形成自锁，维持从触发器原状态不变，所以触发器不会产生空翻。· 当CP上升沿到达时(CP由“0”变“1’，CP非由“1”变“0”)，TGl断、TG2通，使主触发器封锁，主触发器建立自锁，因而能保持住CP上升沿到达之前瞬间的D信号。同时TG3通，TG4 断，从触发器开放，从触发器失去自锁作用，使输出映随主触发器变化，Qm非经TG3和非门G3 到达Q端，故有Qn+1＝Qm＝D。在CP＝1期向，由主触发器封锁，故不会产生空翻和误翻。CMOS边沿D触发器输出状态转换发生在CP上升沿，故属于边沿触发方式。电路的输出状态和触发前瞬间D的状态相同，即Qn+1＝D。 CMOS边沿D触发器的特性表如表4-4-1所示。 CC4013型CMOS边沿D触发器以图4-4-l为主干电路，但它们都带有直接置“l”端和直接置“0”端(SD，RD)，而且是高电平有效的，故图4-4-1中的四个非门(Gl—G4)改成或非门，如图4—4—2(a)所示。图4-4-2(b)为CMOS边沿D触发器的逻辑符号。 所以对CMOS边沿JK触发器我们得到: 可见CCMOS边沿JK触发器与CMOS边沿D触发器工作原理一致，也居于边沿触发方式 4.4.2 TTL边沿触发器 维持阻塞型TTL边沿触发器 电路结构 由6个与非门组成的维持阻塞型边沿D触发器如图4-4-4所示。若不考虑图中的①②③三条反馈线，这个电路就是同步D触发器，其中Gl、G2将D转换成彼此互补的S、R信号，G3一G6组成同步RS触发器，假定各门的传输延迟时间都相等。 三条反馈线的作用是：在CP＝l时，反馈线从基本RS触发器的R或S端，将0信号反馈到Gl或G2、G4，封死了输入信号D的传送通路。这时输入信号变化，输出保持不变，从而克服了空翻和误翻。反馈线的这种作用称为维持阻塞作用。 (2)工作原理 2.利用传输延迟时间的TTL边沿触发器 (1)电路结构 利用传输延迟时间的边沿JK触发器如图4-4-5所示，它的电路结构与主从触发器相似。在主触发器的位置换成了两个互相独立的与非门Gl、G2，A及A’为其输出信号，由这两个门接收J、K信号，并建立符合逻辑功能的输出状态，去推动从触发器。由两个与或非门G3、G4组成的基本RS触发器替换从触发器，B、C、D、E为所对应的与门。要求门Gl、G2的传输延迟时间大于基本RS触发器的翻转时间。