一种面向系统芯片的FPGA协同验证方法.pdfVIP

第 34 卷第 4 期 微 电 子 学 V o l34, № 4 2004 年 8 月 M icroelectron ics A u g 2004 文章编号:(2004) 一种面向系统芯片的FPGA 协同验证方法 杨　焱, 侯朝焕 ( 中国科学院研究生院; 中国科学院声学所, 北京　100080) 　 摘　要: 　利用多片 F P GA 对 SO C 系统进行功能验证时, 原始的系统分割策略常常导致欠优化的 结果, 有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上, 提出了一种利用关键 路径时延信息提高F P GA 分割效率的方法。分割结果表明, 该方法能显著改善功能验证效率, 明显 提高逻辑控制块和 的利用率。文中同时讨论了该协同验证策略在处理信号完整性与 设 I O R TL 计脱节时所具有的优势。 关键词: 　F P GA 验证; SO C; 分割; 静态时序分析; 路径时延 中图分类号: 　 493 文献标识码: 　 TN A 　 ’ - - A Con curren t Stra tegy of FPGA s Ver if ica t ion f or Sy stem on Ch ip , YAN G Y an HOU Ch ao hu an ( ; , , 100080, ) G rad ua te S chool I ns titu te of A cous tics T he Ch inese A cad emy of S ciences B eij ing P R Ch ina 　 A bstract: 　T h e o r ig in a l p ar t it ion st rategy o ften cau se s le ss op t im izat ion re su lt w h en u sed to ver ify th e fun ct ion s ’ o f SO C w ith m u lt i F P GA s Even th e co st o f de sign is so h igh th at de sign er s h ave to rede sign t