【嵌入式】2012.02.20嵌入式系统原理与设计.docVIP

课前提问： XSCALE：内核，Intel公司。 ARM7：内核，第七个版本。 ARMV5TE：指令集，V5版本，加入16位Thumb指令集，加入DSP指令集。 Cortex-M3：内核，ARM公司，（ARM11之后开始以Cortex命名） 5.几款ARM处理器内核比较： 内核 ARM7 ARM9 ARM10 ARM11 流水线 3 5 6 8 MHZ（主频） 80 150 260 335 MW/MHZ（能耗） 0.06 0.19 0.5 0.4 架构 冯·诺依曼 哈佛 哈佛 哈佛 （ARM11比ARM10主频高，能耗低，所以ARM10不常用，是失败版本。） 常用：ARM7，ARM9，ARM11 6. JTAG调试接口 ①概念：（Joint Test Action Group）联合测试行动小组→检测PCB和IC芯片标准。（PCB→印刷电路板 IC→集成芯片） （被IEEE（I Triple E→I 三个 E）定为国际标准）（作用：边界扫描，故障检测。） ②作用 （1）硬件基本功能测试读写（读写处理器内部寄存器/读写处理器外部存储单元/设置GPIO引脚状态） （2）软件下载：将运行代码下载到目标机RAM中 （没有并口，买USB转并口的线，JTAG接口会在上机中接触到） （3）软件调试：设置断点和调试点 （4）FLASH烧写：将运行最终代码烧写到FLASH存储器中。 四. GPIO（处理器接口） 1.概念：（General Purpose I/O Ports）通用输入/输出接口，即处理器引脚。 2.（三星）S3C2410/S3C2440 GPIO引脚 S3C2410共有117个引脚，可分成A——H共8个组，（GPA，GPB，…GPH组） S3C2440共有130个引脚，可分成A——J共9个组，（GPA，GPB，…，GPH，GPJ组） （要使GPIO发出高电平，在寄存器中写1即可；要使GPIO发出低电平，在寄存器中写0即可） 3.GPIO寄存器 ①GPxCON寄存器（控制寄存器）——设置引脚功能 →GPACON（A组有23根引脚，一位对应一个引脚，共32位，拿出0~22位，其余没用） （若某一位是）0：（代表该位的引脚是一个）输出引脚 1： 地址引脚 →GPBCON——GPH/JCON（用法一致，两位设置一个引脚） 00： 输入引脚 01： 输出引脚 10： 特殊引脚 11： 保留不用 GPBCON 31 1 0 …… 0 1 ②GPxDAT寄存器（数据寄存器）——设置引脚状态及读取引脚状态 若某一位对应的是输出引脚，写此寄存器相应位可令引脚输出高/低电平。 若某一位对应的是输入引脚，读取此寄存器可知相应引脚电平状态。 GPBDAT 31 1 0 …… GPB1 GPB0 ③GpxUP——上拉电阻寄存器 0：相应引脚使用内部上拉电阻 1：相应引脚不适用内部上拉电阻 （S3C2410大部分配有上拉电阻，可使用，也可不使用） ·为什么要使用上拉电阻 输出等效图 B：三极管的基极 E：三极管的发射极 C：三极管的集电极 BE间加正向电压，CE导通，否则截止。 写1：左侧三极管导通，（有电流通过B2，压降），C端为低电平，右侧三极管CE截止，C端为高阻态，出现问题。 写0：左侧三极管CE端截止，C端为高电平，右侧三极管CE导通，C端为低电平，正常。 解决方法：使用上拉电阻（使高阻态变成高电平） 神装工作站嵌入式相关资料，欢迎下载！ 《嵌入式相关资料》 电脑 （宿主机） 开发板 （目标机） 程序下载 JTAG线 并口 JTAG接口 上拉电阻 Vcc（高电平） GPIO引脚 下拉电阻 接地端 GPIO引脚 GPIO引脚 Vcc（高电平） 内部上拉电阻 输入 输出 1KΩ 1KΩ +5V B E C C B E 输入 输出 1KΩ 1KΩ +5V B E C C B E +5V 上拉电阻