第六片SOPC系统设计实例.pptVIP

3.5 SOPC系统设计实例 3.5.1 SOPC系统设计流程 　　SOPC系统设计流程如图3.18所示。设计者首先根据任务要求决定系统需求，然后用SOPC Builder建立自己的SOPC系统，完成这项工作后，硬件工程师与软件工程师可以开始协同工作。硬件工程师首先建立一个顶层设计文件，将生成的SOPC系统例化，并设置引脚分配、时序要求及其他设计约束，然后编译硬件设计并将FPGA设计下载到目标板中。在硬件工程师工作的同时，软件工程师可以用NiosⅡ?IDE开发应用软件，并在NiosⅡ IDE中使用NiosⅡ指令仿真器运行并调试软件，等硬件工程师将硬件设计下载到目标板中之后，软件工程师将可执行软件下载到目标板上的NiosⅡ系统中，并在目标板上运行调试软件，如果发现设计不满足需求，则再改进硬件与软件的设计。;图3.18 SOPC系统设计流程 ;3.5.2 SOPC系统设计实例 　　在本部分内容中，用SOPC系统在DE2平台上???现一个计数器。先在DE2平台上建立SOPC系统的硬件，这个系统包括一个NiosⅡ/s嵌入式处理器、一个JTAG UART及一个定时器。另外，我们将加入一个自定义组件，实现对DE2平台上七段数码管的控制。 　　1．建立工程 　　启动QuartusⅡ软件，用NewNew Project Wizard…菜单在QuartusⅡ中新建一个工程，本例中将工程的工作目录设定在C:\de2\niosII_DE2，工程的名称为niosii_rtos，如图3.19所示。如果希望使用已有工程的配置，点击图3.19中所示的Using Existing Project Settings按钮，显示如图3.20所示的界面，建议选用DE2系统光盘中提供的DE2_Top工程的配置。在接下来的向导中，先不用加入设计文件，器件中选择EP2C35F672C6，向导完成后的汇总界面如图3.21所示。;图3.19 为SOPC系统新建一个工程 ;图3.20 使用已有工程的配置 ;图3.21 新工程汇总界面 ;　　2．建立顶层设计文件 　　建立工程之后，需要为工程建立一个顶层设计文件，这个设计文件的名称应该与工程的名称完全一致。设计文件可以是QuartusⅡ允许的各种设计输入格式的文件，如Verilog HDL、VHDL、AHDL及原理图设计文件等。本例中使用原理图设计文件。 　　用FileNew菜单建立一个新文件，选择Block Diagram/ Schematic File文件，文件名称与工程名称保持一致，为niosii_rtos。保存新建的文件。;　　3．用SOPC Builder建立一个新的SOPC硬件系统 　　单击　　工具按钮或者ToolsSOPC Builder菜单启动SOPC Builder。如图3.22所示，输入新系统的名称为niosⅡ_system，当然也可以输入其他名称，但应该注意，所有的名称中都不能出现空格。Target HDL选项可以选择Verilog，也可以选择VHDL，这里选择Verilog。按OK按钮，进入SOPC Builder的主界面，如图3.23所示。SOPC Builder主界面的组成部分在3.1节中已经讲述过，这里不再赘述。;图3.22 用SOPC Builder建立一个新系统;图3.23 SOPC Builder主界面 ;　　4．向系统中添加NiosⅡ处理器 　　在SOPC Builder主界面左侧的组件列表中，选中NiosⅡ?Processor，按鼠标右键，在弹出的菜单中选择Add New NiosⅡ?Processor，显示如图3.24所示的NiosⅡ处理器配置界面。选择NiosⅡ/s作为本设计的处理器，从界面中可以看到，NiosⅡ/s占用约1200～1400个逻辑单元，2个M4K RAM块。由于可以添加指令缓存，缓存需要占用额外的M4K RAM块,因此NiosⅡ/s与NiosⅡ/e相比，增加了指令缓存、分支预测、硬件乘法器及硬件除法器。NiosⅡ/s的最好性能可达25 MIPS。;图3.24 选择NiosⅡ处理器配置界面 ;　　按Next按钮，设置处理器的指令缓存和紧密耦合指令存储器，如图3.25所示，选择指令缓存为2?K字节，不使用紧密耦合指令存储器。;图3.25 设置NiosⅡ处理器的指令缓存与紧密耦合指令存储器 ;　　按Next按钮，设置JTAG调试模块，JTAG调试模块分为四个级别，每个级别的功能不同，占用的逻辑资源也不同，本设计选择占用逻辑资源最少的级别Level 1，如图3.26所示。 　　按Next按钮可以添加自定义指令，本例中不添加自定义指令，按Finish按钮结束NiosⅡ控制器的设置。;图3.26 选择JTAG调试模块 ;　　5．添加片上存储器 　　在SOPC