- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA自动演奏器设计
EDA技术实训 自设计动奏乐器一 学 院 电气与电子工程 学院 专 业 电子信息 学 号 学生姓名 李焱 完成日期 2017年5月 目录 摘要 3 第一章 绪论 4 第二章 详细设计 1 2.1硬件电路设计 1 2.2软件代码设计 1 2.2.1音符储存单元 2 2.2.2选择播放模式及手动模块单元 3 2.2.3分频模块单元 4 2.2.4预置数模块单元 5 2.2.5音频发声模块单元 6 2.3系统功能仿真 8 2.3.1音符储存单元波形仿真 8 2.3.2选择播放模式及手动模块单元波形仿真 8 2.3.3分频模块模块波形仿真 9 2.3.4预置数模块单元波形仿真 9 2.3.5 音频发声模块仿真 10 第三章 引脚锁定及下载 11 3.1引脚锁定 11 3.2结果分析 11 参考文献 12 摘要 EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪80年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。 EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。 关键词:电子设计自动化、计算机 第一章 绪论 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言?。? 随着EDA技术的高速发展,电子系统的设计技术和工具发生了深刻的变化,大规模可编程逻辑器件CPLD/FPGA的出现,给设计人员带来了诸多方便。利用它进行产品开发,不仅成本低、周期短、可靠性高,而且具有完全的知识产权。突出了其作为硬件描述语言的良好的可读性、可移植性和易读性等优点。? 本文基于FPGA开发系统,在QuartusII?7.2软件平台上,完成了简易乐曲演奏器设计和与仿真,并下载到试验箱进行硬件实现。首先,本文介绍了QuartusII?7.2软件的基本使用方法和VHDL硬件描述语言的特点,采用VHDL?硬件描述语言描述简易信号发生器,完成对电路的功能仿真。在设计过程中,重点探讨了简易乐曲演奏设计思路和功能模块划分。然后,初步探讨了电路逻辑综合的原理,该软件对简易乐曲演奏器进行了逻辑综合。最后,使用EDA实验开发系统进行电路的下载和验证。验证结果表明设计的简易乐曲演奏器完成了预期的功能。? 本设计是采用VHDL来实现的简易乐曲演奏器。它能实现自动播放和手动播放。 第二章 详细设计 2.1硬件电路设计 根据要求:的功能要求,需要设计,所以系统顶层框图设计如下图所示: 图1 顶层设计图 其中,按键按下(即此键的指示灯亮)时表示。 简易器的原理图如下: 图 简易器 .2软件代码设计 软件代码设计部分由多个功能模块组成,包括: 2.2.1音符储存单元 随着clk的计数变化note的输出音符将内部rom的输出。 此模块的代码为: library ieee; use ieee.std_logic_1164.all; entity notetaba is port(clk:in std_logic; note:out integer range 0 to 15); end notetaba; architecture bhv of notetaba is signal counter:integer range 0 to 120; begin process(clk,counter) begin if counter=120 then counter=0; elsif clkevent and clk=1 then counter=counter+1; end if; end process; process(counter) begin case counter is when 0=note=0; when 7|21 to 22|28|31|80|86 to 87|112 =note=1; when 8|15|29 to 30|32|47|55|89 to 90=note=2; when 1 to 3|9
您可能关注的文档
最近下载
- 《土地管理学总论》(第2版).ppt
- 建房包工不包料合同书.docx VIP
- 五年级上册数学人教版可能性第一课时课件(共20张PPT).pptx VIP
- 数字心盛量表的信效度与测量等值性.docx VIP
- 2025一级建造师《市政实务》考试真题及答案.docx VIP
- 2025届新高考生物冲刺热点复习:表观遗传与基因表达的调控.pptx VIP
- 北师大文学院2016年文学类考研资料之中国古代文学复习指要.pdf VIP
- 人教版小学二年级上册体育教案(全册详案版).pdf VIP
- EZVIZ萤石智能锁 执手系列-DL20系列CS-DL20VS-BrB1NE说明书用户手册.pdf
- 民航安全检查实务高职全套教学课件.pptx
文档评论(0)