计算机组成原理第10章输入输出结构技术总结.pptVIP

* 10.4.2 DMA传输方式 ◆ 突发方式 在突发方式中，整个数据块连续传输。 控制简单，适合高速外设的成批数据传送 CPU较长时间不能访存 CPU使用内存 DMA使用内存 内存工作时间 CPU CPU DMA操作 * ◆ 周期窃取方式 连续地获取和放弃系统总线控制权来传输。 充分发挥CPU和I/O设备的利用率 判优操作和总线切换操作频繁， 花费的时间开销大。 CPU使用内存 DMA使用内存 内存工作时间 CPU DMA CPU CPU DMA CPU CPU DMA * ◆ 透明方式 DMA利用空闲时间传输数据。 CPU使用内存 DMA使用内存 内存工作时间 CPU CPU DMA CPU CPU DMA CPU不停止执行程序 系统总线的硬件复杂、昂贵 CPU DMA CPU不需要访存 * 10.4.3 DMA控制方式下的数据传送过程 三个阶段 ◆ DMA传送前预处理 ◆ 数据传送 ◆ 传送后处理 1. DMA传送前预处理 在进行DMA数据传送之前要用程序做一些 必要的准备工作。 * DMA控制器初始化 I/O设备控制器初始化 启动设备 2. 数据传送 DMA控制器控制完成数据传送工作，传送 结束向CPU发中断请求信号。 3. 传送后处理 CPU响应中断，转去执行中断服务程序， 进行结束处理工作。 * 10.4.4 修改CPU使其与DMA共处 1.为了使CPU能与DMA控制器共同工作 ◆ 增加控制输入信号BR和控制输出信号BG ◆ 产生BG的逻辑电路 2.CPU允许在以下状态接受DMA的请求 取指令后、译码后、取操作数后、 指令执行完后、结果保存后 * 3.修改相对简单CPU 在取指令周期开始处理DMA请求 (1) 对BG的操作 BR∧FETCH1： BG←1 BR’∧FETCH1： BG←0，（FETCH1的微操作） 两条合并： FETCH1： BG←BR BR′∧FETCH1： （ FETCH1的微操作） (2) 实现BG的硬件 (3) 状态图所需的修改 * 图10.19 BG的硬件实现 图10.20 修改状态图接纳BR和BG * I/O处理器 与CPU交互，处理由I /O设备读出后数据 可连接多个I/O设备 I/O设备连接至I/O总线上，而不是系统总线上 10.5 I/O处理器 * 图10.21 带I/O处理器的系统结构 * CPU向I/O处理器发送一系列I/O指令，而不象处理DMA那样将值存于寄存器中，指令分为三类： 块传送命令 2. 执行算术、逻辑、和分支操作的命令 3. 控制命令 传输数据块 ，类似于DMA数据块传输 有助于处理数据以便使数据能为CPU所用 通常是硬件相关并对计算机系统功能的正确发挥十分关键 * 一个I/O处理器的系列命令能执行许多连续的I/O传送，考虑以下任务： 1、从端口地址9000H的磁盘驱动器处读取247字节的数据，写入起始地址为1000H的存储器中； 2、从地址为9001H的输入端口读取1字节数据写入CPU的累加器中； 3、将内存单元2000H至207FH的内容写至I/O地址为9002H的打印机上。 带DMA控制器而没有I/O处理器的系统首先将数据写入DMA控制器的寄存器中，并启动传输，等待它完成。然后它从地址为9001H的I/O端口输入1字节数据。最后为打印数据块启动第二个DMA传送。 而在带I/O处理器的系统中，CPU将执行三个任务所需的命令写入存储器的一个连续块中，并将块的指针给I/O处理器，从而减少了建立传输的开销。 * 并行通信：同一时间内传输多位数据 DMA控制器和I/O处理器都采用并行通信 串行通信：在给定的时间内不能传输多位数 据，传输数据要通过并串转换 打印机、MODEM等通过串口与CPU通信 异步串行通信：连接的设备不共用同一时钟并且需同时传输数据 同步串行传输 ：以帧（frame）的形式传输数据块，帧中包括传输信息头、数据和传输信息尾 10.6 串行通信 * 10.6.1串行通信原理 两个设备采用异步串行传输通信时，他们不共用同一时钟。必须采用许多措施同步数据流因而事先就一些传输参数达成一致 速度：比特/秒-----每秒位数 奇偶校验位