结构2_流水线要领.ppt

BIT/TI 数字信号处理器结构 处理器基本结构 指令控制单元与流水线 处理单元与数据通道 存储器结构 Cache VLIW结构 SIMD结构 中断机制 片上通用外设结构 1、指令控制单元 2、流水线 流水线处理 是把一个处理分成多个子处理，处理数据经过所有或部分子处理单元（处理线段），完成整个处理，当有多个处理数据进入时，多个处理的子处理将同时填充处理线的不同子处理单元，并同时执行，使得整个处理只占一个子处理周期，这种由子处理构成流水执行的方式，称为流水线处理。 2、流水线 3、指令流水线 一条指令的执行 是很复杂的， 可以分成几个子操作， 子操作与子操作串连在一起， 每个子操作由不同单元来完成， 对每个单元来说，每隔一个时钟周期可进入一条新指令，这样在同一时间内，在不同单元中有多条指令在操作， 指令流在流水线中以重叠方式执行，这种工作方式称为“流水线”工作方式 3、指令流水线 典型的指令流水线可分为三个阶段 取指令(Fetch) 译码 (Decode) 执行 (Execute) 3、指令流水线执行 4、C62x指令流水线 C6000的指令、译码、执行阶段都分为更细的子阶段，或称为节拍 取指级有4个节拍（phase） 译码级有2个节拍 执行级对不同类型指令有不同数目的节拍，最长为5节拍。 4、C62x指令流水线：取指 流水线取指级的4个节拍分别如下： PG：程序地址产生（Program address generate） PS：程序地址发送（Program address send） PW：程序访问等待（Program access ready wait） PR：程序取指包接收（Program fetch packet receive） 4、C62x指令流水线：取指 4、C62x指令流水线：译码 流水译码级的2个节拍 DP：指令分配（Instruction dispatch） DC：指令译码（Instruction decode） 4、C62x指令流水线：执行 4、C62x指令流水线：执行 4、C62x指令流水线 在周期7，取指包FPn的指令达到E1，同时FPn +1的指令正在译码，FPn+2的指令处在DP，FPn+3，n+4，n+5，n+6分别处在取指的4个节拍阶段 5、流水线加速比 指令流水线可以重叠执行多条指令，提高指令的执行速度 一条k段的线性指令流水线 能在k+(n-1)个时钟周期内执行n条指令，其中头k个周期为流水线填充时间，完成一条指令，后n-1个时钟周期每周期完成1条指令，共完成n-1条指令。 如果不采用流水线方式，则n条指令需要kn个时钟周期。 所以一条k段流水线对等效的非流水线的加速因子Sk为 5、流水线加速比 当指令数n很小时，加速比很差，当n＝1时，Sk的值最小为1； 当指令数趋于无穷时，加速比最大。 但由于相继指令之间存在数据相关、程序分支、中断和资源冲突等原因，最大加速比是很难达到的。 当流水线分段数k较大时，可能得到的加速比较高，但是由于控制的复杂性、电路实现的困难等因素，流水线段数不可能非常大。 当流水线操作被破坏时，需要流水线排空，流水线段越长，排空时间越长。因此，流水线段数并不是越长越好。 指令流水线段数一般取为3～16 5、流水线加速比 6、流水线等待时间 流水线等待时间（latency） 是一条流水线的二次启动之间的时间单位（时钟周期）数。 等待时间为k是指二次启动之间有k个时钟周期的间隔 延迟间隙（delay slots） 是指一条指令在第一个执行节拍E1以后占用的CPU周期数。 根据延迟间隙可确定指令的执行周期。 7、流水线冲突 冲突 在同一时间，试图二次或更多次启动使用同一流水线段将会引起冲突（collision）。 流水线冲突 是指在一条流水线里试图同时使用同一硬件的资源冲突。 冲突将破坏流水线的正常流水执行，降低流水线的工作效率，因此在指令流的安排时要尽量避免资源冲突。 充分利用流水线是DSP高性能的一个重要因素。 当程序中的算法保持流水线充满，这时的流水线最有效 8、流水线冲突例子 8、流水线冲突例子 * 流水线段 流水线全部填充同时流动 * * * * *